[发明专利]静电放电保护电路的结构与制造方法有效
| 申请号： | 02126483.X | 申请日： | 2002-07-23 |
| 公开（公告）号： | CN1455454A | 公开（公告）日： | 2003-11-12 |
| 发明（设计）人： | 陈孝贤;许村来;唐天浩;曾华洲 | 申请（专利权）人： | 联华电子股份有限公司 |
| 主分类号： | H01L23/60 | 分类号： | H01L23/60;H01L29/78;H01L27/092;H01L21/336;H01L21/70 |
| 代理公司： | 北京集佳专利商标事务所 | 代理人： | 王学强 |
| 地址： | 台湾省新竹科 *** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种静电放电保护电路的结构，使用深沟渠(DeepTrench)结构取代围绕于静电放电保护电路周围的保护环(GuardRing)，如此不仅能够较使用保护环节省元件面积，并且可以缩短静电放电保护电路中晶体管的距离以节省空间，并于节省面积的同时，也能具有良好的闭锁防止效能与基底噪声防止效能。 | ||
| 搜索关键词： | 静电 放电 保护 电路 结构 制造 方法 | ||
【主权项】：
1.一种静电放电保护电路的结构，其特征是，包括：一基底；一深沟渠隔离层，设置于该基底中；一N井区，设置于该基底中，其中该N井区以该深沟渠隔离层与其它元件区隔；一P井区，设置于该基底中，其中该P井区以该深沟渠隔离层与其它元件区隔；一PMOS晶体管，设置于该N井区内，其中该PMOS晶体管具有一PMOS栅极、一PMOS漏极、一PMOS源极；一N+基座连接区域，设置于该N井区内；一第一隔离层，设置于该N井区中，其中该第一隔离层将该N+基座连接区域与PMOS晶体管区隔开来；一第二隔离层，设置于该基底中，并将该N+基座连接区域与该深沟渠隔离层区隔开来；一NMOS晶体管，设置于该P井区的该基底内，其中该NMOS晶体管具有一NMOS栅极、一NMOS漏极、一NMOS源极；一P+基座连接区域，设置于该P井区内；一第三隔离层，设置于该P井区内，该第三隔离层将该P+基座连接区域与该NMOS晶体管区隔开来；一第四隔离层，设置于该基底中，并将该P+基座连接区域与该深沟渠隔离层区隔开来；以及一埋入层，设置于该N井区中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司，未经联华电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02126483.X/，转载请声明来源钻瓜专利网。
