[发明专利]通用的卷积编码器和维特比译码器有效
| 申请号： | 02121004.7 | 申请日： | 2002-05-29 |
| 公开（公告）号： | CN1159933C | 公开（公告）日： | 2004-07-28 |
| 发明（设计）人： | 康桂霞;张平;李英涛 | 申请（专利权）人： | 信息产业部电信传输研究所;北京邮电大学 |
| 主分类号： | H04Q7/20 | 分类号： | H04Q7/20;H03M13/23;H03M13/41 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 10004*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及通用的卷积编码器和维特比译码器，其特征在于其通用性，即卷积编码器的码率、约束长度及生成多项式皆可变，而译码器的帧长、码率、约束长度、生成多项式可变，信道类型可选。卷积编码器由移位积存器组、组合逻辑电路I、组合逻辑电路II及与非门组组成。维特比译码器由分支度量单元、加比选单元、路径度量存储器单元、路径存储器单位回溯输出单元和译码器控制单元组成，且其接口电路处设置门限比较电路。本发明通用卷积编码器和维特比译码器可方便地用于移动通信系统。 | ||
| 搜索关键词： | 通用 卷积 编码器 译码器 | ||
【主权项】：
1、一种通用的卷积编码器，以码率、约束长度及生成多项式为输入参数，其特征在于：(1)该编码器由移位积存器组、组合逻辑电路I、组合逻辑电路II及与非门组组成；(2)移位积存器的输出端与组合逻辑电路I连接，即输入维特比及移位积存器的输出被传送至组合逻辑电路I；(3)组合逻辑电路II与与非门连接，使产生相应编码器输出的使能信号通过与非门组分别控制各个编码器的输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于信息产业部电信传输研究所;北京邮电大学，未经信息产业部电信传输研究所;北京邮电大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02121004.7/，转载请声明来源钻瓜专利网。
