[发明专利]快闪存储单元的结构及其制造方法

摘要

本发明涉及一种具有平面环绕栅极(HorizontalSurroundingGate；HSG)的快闪存储单元(FlashMemoryCell)的结构及其制造方法。本发明的快闪存储单元形成于隔离区的沟道中，其信道为半导体薄膜所构成，并依序由穿隧氧化层(TunnelingOxideLayer)、浮置栅(FloatingGate)、介电层、以及控制栅(ControlGate)所包覆环绕。再加上，浮置栅以及控制栅也同时形成于信道下方的沟道内。因此，可减少信道漏电流(LeakageCurrent)，避免短信道效应。而且，可在不增加单元尺寸下，提高控制栅与浮置栅之间的耦合电容(CouplingCapacitor)。此外，可采用FN穿隧效应(Fowler－NordheimTunneling)法进行数据的写入(Programming)与抹除(Erasing)。

主权项

1.一种快闪存储单元的结构，其特征在于，所述结构至少包括：一基底，且所述基底上至少包括一隔离区、一信道区、以及一沟道位于所述隔离区上，所述隔离区的一尺寸与所述沟道的一尺寸都大于所述信道区的一尺寸，且所述隔离区的一范围与所述沟道的一范围都涵盖住全部的所述信道区；一源极以及一漏极分别位于所述信道区的两侧；一结晶半导体薄膜横跨于部分的所述沟道上，且所述结晶半导体薄膜分别与所述源极以及所述漏极连接，所述结晶半导体薄膜与所述沟道之间具有复数个狭缝，且所述结晶半导体薄膜与所述沟道的底部以及所述沟道的侧壁构成一中空区域；一氧化层，所述氧化层的一部分环绕着所述结晶半导体薄膜并将所述结晶半导体薄膜包覆住，且所述氧化层的另一部分覆盖在所述隔离区以及所述沟道上；一浮置栅，所述浮置栅的一部分环绕着所述氧化层的所述部分并将所述氧化层的所述部分包覆住，且所述浮置栅的另一部分覆盖在所述氧化层的所述另一部分上；一介电层，所述介电层的一部分环绕着所述浮置栅的所述部分并将所述浮置栅的所述部分包覆住，且所述介电层的另一部分覆盖在所述浮置栅的所述另一部分上；以及一控制栅，所述控制栅环绕并包覆住所述介电层的所述部分，且所述控制栅并覆盖在所述介电层的所述另一部分以及部分的所述基底上。