[发明专利]在绝缘体上硅材料基板上制作上接触插塞的方法无效

专利信息
申请号: 02106283.8 申请日: 2002-04-08
公开(公告)号: CN1450601A 公开(公告)日: 2003-10-22
发明(设计)人: 詹宜陵;杨富量;苏哿暐;蔡明桓 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L21/28 分类号: H01L21/28;H01L21/44;H01L21/84
代理公司: 北京三友知识产权代理有限公司 代理人: 黄志华
地址: 台湾省新竹科*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种在绝缘体上硅材料基板上制作上接触插塞的方法,以改善传统由半导体底部执行偏压或接地所造成封装过程中产生缺点的方法。首先在SOI基板上形成浅沟渠隔离结构,接着依序蚀刻此浅沟渠隔离结构与绝缘体,以形成上方接触开口,曝露出SOI基板矽底材的部分上表面。随后进行离子植入程序,以便在上方接触开口所曝露的部分矽底材中形成掺杂区域。形成氮氧化矽薄膜于上方接触开口表面上,并沉积层间介电层于氮氧化矽薄膜表面上,以填充于上方接触开口中。接着对上方接触开口中的层间介电层进行蚀刻程序,以形成上方接触孔。最后填充导电材料于上方接触孔中,形成上方接触插塞。
搜索关键词: 绝缘体 材料 基板上 制作 接触 方法
【主权项】:
1.一种在绝缘体上硅材料基板上制作上接触插塞的方法,该方法至少包含下列步骤:提供一SOI基板,该SOI基板由下而上包含矽底材、埋藏氧化层以及矽层,在该埋藏氧化层上表面并具有浅沟渠隔离结构,以便对该矽层进行分隔而定义出用来制作元件的主动区域;依序蚀刻该浅沟渠隔离结构与该埋藏氧化层,以形成上方接触开口,并曝露出该矽底材的部分上表面;进行离子植入程序,以便在该上方接触开口所曝露出来的部分该矽底材表面形成掺杂区域;形成层间介电层于该SOI基板上,并填充于该上方接触开口中;蚀刻该上方接触开口中的部分该层间介电层,以形成上方接触孔,并曝露出该矽底材的部分上表面;且填充导电材料于该上方接触孔中,以形成上方接触插塞。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/02106283.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top