[发明专利]在绝缘体上硅材料基板上制作上接触插塞的方法无效
申请号: | 02106283.8 | 申请日: | 2002-04-08 |
公开(公告)号: | CN1450601A | 公开(公告)日: | 2003-10-22 |
发明(设计)人: | 詹宜陵;杨富量;苏哿暐;蔡明桓 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/44;H01L21/84 |
代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 黄志华 |
地址: | 台湾省新竹科*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种在绝缘体上硅材料基板上制作上接触插塞的方法,以改善传统由半导体底部执行偏压或接地所造成封装过程中产生缺点的方法。首先在SOI基板上形成浅沟渠隔离结构,接着依序蚀刻此浅沟渠隔离结构与绝缘体,以形成上方接触开口,曝露出SOI基板矽底材的部分上表面。随后进行离子植入程序,以便在上方接触开口所曝露的部分矽底材中形成掺杂区域。形成氮氧化矽薄膜于上方接触开口表面上,并沉积层间介电层于氮氧化矽薄膜表面上,以填充于上方接触开口中。接着对上方接触开口中的层间介电层进行蚀刻程序,以形成上方接触孔。最后填充导电材料于上方接触孔中,形成上方接触插塞。 | ||
搜索关键词: | 绝缘体 材料 基板上 制作 接触 方法 | ||
【主权项】:
1.一种在绝缘体上硅材料基板上制作上接触插塞的方法,该方法至少包含下列步骤:提供一SOI基板,该SOI基板由下而上包含矽底材、埋藏氧化层以及矽层,在该埋藏氧化层上表面并具有浅沟渠隔离结构,以便对该矽层进行分隔而定义出用来制作元件的主动区域;依序蚀刻该浅沟渠隔离结构与该埋藏氧化层,以形成上方接触开口,并曝露出该矽底材的部分上表面;进行离子植入程序,以便在该上方接触开口所曝露出来的部分该矽底材表面形成掺杂区域;形成层间介电层于该SOI基板上,并填充于该上方接触开口中;蚀刻该上方接触开口中的部分该层间介电层,以形成上方接触孔,并曝露出该矽底材的部分上表面;且填充导电材料于该上方接触孔中,以形成上方接触插塞。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/02106283.8/,转载请声明来源钻瓜专利网。
- 上一篇:一种卡拉胶的生产新方法
- 下一篇:一种纳米晶软磁合金超薄带及其制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造