[发明专利]内含沟道型肖特基整流器的沟道型DMOS晶体管有效

专利信息
申请号: 01816955.4 申请日: 2001-10-02
公开(公告)号: CN1468449A 公开(公告)日: 2004-01-14
发明(设计)人: 石甫渊;崔炎曼;苏根政 申请(专利权)人: 通用半导体公司
主分类号: H01L27/06 分类号: H01L27/06
代理公司: 中原信达知识产权代理有限责任公司 代理人: 袁炳泽;谢丽娜
地址: 美国*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种集成电路,其在一个或多个整流器区内具有多个沟道型肖特基势垒整流器,在一个或多个晶体管区内具有多个沟道型DMOS晶体管。该集成电路包含:(a)第一导电类型的衬底;(b)衬底上的第一导电类型的外延层,其中外延层具有比衬底低的掺杂度;(c)晶体管区的外延层内的第二导电类型的多个体区;(d)晶体管区和整流器区的外延层内的多个沟道;(e)衬贴沟道的第一绝缘层;(f)位于沟道内并覆盖第一绝缘层的多晶硅导体;(g)在与沟道相邻的体区内的多个第一导电类型的源极区;(h)晶体管区的掺杂多晶硅层上的第二绝缘层;以及(i)晶体管区和整流器区上的电极层。
搜索关键词: 内含 沟道 型肖特基 整流器 dmos 晶体管
【主权项】:
1.一种集成电路的制造方法,所述的集成电路在一个或多个整流器区内含有多个沟道型肖特基势垒整流器,在一个或多个晶体管区内含有多个沟道型DMOS晶体管,该方法包含:提供第一导电类型的衬底;在上述衬底上形成所述第一导电类型的外延层,所述外延层具有比所述衬底低的掺杂度;在所述晶体管区的所述外延层内形成第二导电类型的一个或多个体区;在所述晶体管区和所述整流器区的外延层内形成多个沟道;形成衬贴所述沟道的第一绝缘层;在所述沟道内形成多晶硅导体,并覆盖第一绝缘层;在与所述沟道相邻的所述体区内形成所述第一导电类型的多个源极区;在所述晶体管区内的所述多晶硅导体上形成第二绝缘层;以及在所述晶体管区和所述整流器区上形成电极层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于通用半导体公司,未经通用半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/01816955.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top