[发明专利]用于运行集成存储器的方法无效
| 申请号： | 01116276.7 | 申请日： | 2001-04-09 |
| 公开（公告）号： | CN1146917C | 公开（公告）日： | 2004-04-21 |
| 发明（设计）人： | R·埃斯特尔;H·赫尼格施米德;H·坎多尔夫;T·雷尔 | 申请（专利权）人： | 因芬尼昂技术股份公司 |
| 主分类号： | G11C11/22 | 分类号： | G11C11/22 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 马铁良;张志醒 |
| 地址： | 联邦德*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 运行集成存储器的一种方法，该存储器的存储单元(MC0；MC255)各有选择晶体管(T0、T255)和铁电存储效应存储电容器(C0、C255)。集成存储器的极板线(PL)经有关存储单元(MC0)的选择晶体管(T0)和存储器电容器(C0)的串联电路与列线(BLt)之一相连。存储器存取按照所谓的“脉冲极板方案”实施。这样，就可避免由于未启动的选择晶体管的源漏泄漏电流所引起的减弱或破坏在存储器单元内存储的信息。 | ||
| 搜索关键词： | 用于 运行 集成 存储器 方法 | ||
【主权项】：
1.一种运行集成存储器的方法，-该集成存储器具有存储单元区，该存储单元区具有列线(BLt、BLc)和行线(WL)，-该集成存储器具有存储单元(MC0；MC255)，该存储单元均具有选择晶体管(T0、T255)和铁电存储效应的存储电容器(C0、C255)，-该集成存储器具有极板线(PL)，该线通过与有关存储单元(MC0)的选择晶体管(T0)和存储电容器(C0)的串联电路与列线(BLt)中的一条相连，-其中存储单元的选择晶体管(T0、T255)的控制端口均与行线(WL0、WL255)中的一条相连，-其中在一个存储周期内实现对存储单元区中的一个存储单元(MC0)的存取，其特征在于：-在存取前，列线(BLt)和端接在要选择的存储单元(MC0)上的极板线(PL)具有一个输出电位，-在存取期间启动端接在要选择的存储单元(MC0)上的行线(WL0)，以至于其选择晶体管(T0)导通，并且在极板线(PL)上加一个电位(VPL)，该电位与列线(BLt)的电位(VBLt)不同，-加在列线(BLt)上的电位(VBLt)在第一时间点(t1)被取值和放大，-此后，在第二时间点(t2)将输出电位加在极板线(PL)上，-此后，在第三时间点(t3)将输出电位加在列线(BLt)上，-在此，如此选择第一时间点(t1)、第二时间点(t2)和第三时间点(t3)，以至于在一个存取周期内，要选择的存储单元(MC0)的存储电容器(C0)均充电和放电相同的量值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于因芬尼昂技术股份公司，未经因芬尼昂技术股份公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01116276.7/，转载请声明来源钻瓜专利网。
