[发明专利]用于时分多址系统的差错比特纠正方法及比特纠正电路无效
| 申请号： | 01103355.X | 申请日： | 2001-01-23 |
| 公开（公告）号： | CN1145287C | 公开（公告）日： | 2004-04-07 |
| 发明（设计）人： | 安斋毅 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | H04J3/24 | 分类号： | H04J3/24 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 吴增勇;傅康 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在时分多址系统中利用一种纠正方法纠正经由无线电信道输入的数据信号的差错比特。当接收到所述数据信号时对每一个符号确定RSSI信息和相位差错信息中的至少一种信息。判断所述确定的信息是否落在表示线路质量变坏的预定值范围内。在所述范围之外的一个比特被确定为差错比特。将所述差错比特反向。 | ||
| 搜索关键词： | 用于 时分多址 系统 差错 比特 纠正 方法 电路 | ||
【主权项】：
1.一种在时分多址系统中对经由无线电信道输入的数据信号的差错比特进行纠正的方法，所述方法包括如下步骤：在接收到所述数据信号时对每一个符号确定无线电信号强度指示器信息和相位差错信息中的至少一种信息；判定所述确定的信息是否落在表示线路质量变坏的预定值范围内；确定所述范围之外的一个比特为差错比特；和将所述差错比特反向。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01103355.X/，转载请声明来源钻瓜专利网。
