[发明专利]半导体存储元件的制法

摘要

本发明涉及具有硅衬底的半导体元件，尤其是DRAM或FeRAM的一种制法，在硅衬底上安排了具有下电极，上电极和处于其间尤其是由铁电材料构成的介电层的至少一只存储电容器，其中，下电极通过尤其是由扩散壁垒或扩散壁垒与粘着层组合成夹层形成的壁垒层与硅衬底绝缘，该粘着层尤其是由Ir，IrO₂，IrO形成。该壁垒层在存储电容器淀积前，借助尤其是由SiO₂，SiN，SiON形成的硬掩模结构化。在结构化后残留的硬掩模层被去除暴露出结构化的壁垒层。本发明的特征为，在排除残留的掩模层前，借助CVD(化学汽相沉积)将其埋入SiO₂内，以及其特征为，应用SiO₂-CMP(化学机械抛光)将残留的掩模层与SiO₂埋入层一起从壁垒层的表面去除。

主权项

1.具有硅衬底(0)的半导体存储元件的制法，在该衬底上至少安排具有下电极(4)，上电极(5)和处于其间的介电层(6)的一只存储电容器，其中下电极(4)通过阻挡层(7)与硅衬底(0)隔离，它具有以下步骤：淀积阻挡层(7)；在淀积存储电容器之前，借助硬掩模(8)结构化阻挡层(7)；去除在结构化后留下的硬掩模(8)，暴露结构化的阻挡层(7)；其特征为以下步骤：在掩埋层(9)内埋入结构化的阻挡层(7)和在结构化后其上残留的硬掩模(8)；以及借助化学机械抛光步骤去除在结构化后在阻挡层(7)上残留的硬掩模(8)和处于其上的掩埋层(9)。