[发明专利]制造半导体器件的方法无效
| 申请号: | 00102854.5 | 申请日: | 2000-03-03 |
| 公开(公告)号: | CN1149655C | 公开(公告)日: | 2004-05-12 |
| 发明(设计)人: | 井尾英治 | 申请(专利权)人: | 恩益禧电子股份有限公司 |
| 主分类号: | H01L21/82 | 分类号: | H01L21/82 |
| 代理公司: | 中原信达知识产权代理有限责任公司 | 代理人: | 穆德骏;方挺 |
| 地址: | 日本*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明提供一种制造半导体器件的方法,可形成CMOS晶体管和存储单元晶体管而不使可靠性和性能下降。提供如下步骤:用HTO膜覆盖存储单元区,并在CMOS晶体管中形成侧壁的同时暴露CMOS晶体管的扩散区的步骤,淀积钛的步骤,和使扩散区与钛反应,从而在CMOS晶体管源和漏中形成硅化钛的步骤。 | ||
| 搜索关键词: | 制造 半导体器件 方法 | ||
【主权项】:
1.一种制造半导体器件的方法,包括:形成具有其中形成存储单元晶体管的存储单元区和其中形成CMOS晶体管的CMOS逻辑区的半导体衬底,和在所述存储单元区中形成用于存储单元晶体管的栅极的步骤;用存储单元晶体管使用的所述栅极作为掩模,在所述存储单元区中形成扩散层的第一杂质注入步骤;在所述CMOS逻辑区中形成用于CMOS晶体管的栅极的步骤;用CMOS晶体管的栅极作为掩模,在所述CMOS逻辑区中形成轻掺杂漏的第二杂质注入步骤;形成覆盖所述存储单元区和所述CMOS逻辑区的绝缘膜的绝缘膜形成步骤;形成覆盖所述存储单元区但不包括所述CMOS逻辑区的光刻胶的步骤;利用所述光刻胶作为掩模腐蚀所述绝缘膜、并在用于CMOS晶体管的所述栅极的侧表面中形成侧壁的步骤;用所述侧壁作为掩模,在所述CMOS逻辑区中形成所述CMOS晶体管的扩散层的第三杂质注入步骤;去掉所述掩模层之后,在整个表面上淀积金属的步骤;使所述淀积的金属和所述CMOS晶体管的暴露扩散层反应以形成金属硅化物的步骤。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司,未经恩益禧电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/00102854.5/,转载请声明来源钻瓜专利网。
- 上一篇:与半导体上绝缘通孔中的铜金属化层接触的方法和结构
- 下一篇:检修信号发生电路
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





