[发明专利]高可靠性的槽式电容器型存储器单元

说明书

本发明涉及半导体存储器，特别涉及动态随机存取存储器(DRAM)的槽式电容器型存储器单元。

由单个传输门(transfer gate)晶体管和单个电容器构成DRAM器件的存储器单元，以制备器件。由于这种结构适于高集成化的DRAM，因而它被广泛地使用。已开发出三维构形的电容器并将其用于这种存储器单元，以实现DRAM器件的高集成度化。

DRAM器件存储器单元的三维构形的电容器可以为叠层结构或槽式结构中的任一种结构。尽管这些结构各有其优缺点，但从实现器件表面极好的平坦性的角度来看，槽式结构有其优势，因而可有效地用于包括逻辑电路和存储电路的硅上系统型(system-on-silicon type)半导体器件。

已研究了用于槽式结构电容器的各种可能的结构选择。这些结构选择中的一种是这样实现的：在用于电容器的硅衬底侧上形成单元板，在槽内形成电容器电极，以对由入射的α射线引起的和/或来自电路的噪声提供强的抵抗力。该电容器将被称为衬底板型槽式电容器。

在由单个衬底板型槽式电容器和单个传输门晶体管构成的存储器单元中，要求传输门晶体管的杂质扩散源/漏区与电容器电极相互电连接。已提出各种技术来实现该电连接。

在第一现有技术的衬底-板槽式电容器型存储器单元(参见JP-A-1-173714)中，外延生长选择性单晶硅层，以桥接在源/漏区和电容器电极上。结果，选择性硅层与源/漏区和电容器电极电连接。这将在下文中详细说明。

在上述第一现有技术的存储器单元中，电容器绝缘层很薄，以便增加衬底板型槽式电容器的电容。结果，选择性硅层可桥接在源/漏区和电容器电极上。从而，在某一条件下，在器件中出现寄生MOS晶体管。结果，可通过寄生MOS晶体管流过漏电流。如果电容器绝缘层增加，那么可防止这种寄生MOS晶体管在器件中起作用。可是，在这种情况下，难以生长选择性硅层和在源/漏区和电容器电极之间实现可靠的电连接。

在第二现有技术的衬底-板槽式电容器型存储器单元(参见JP-A-8-88331)中，在槽上部的侧壁上形成厚绝缘层，同时在槽下部的槽侧壁上形成电容器绝缘层。此外，在槽的外周边上形成抗反转层(沟道中止层)，用设置于厚绝缘层顶部上的连接电极电连接源/漏区和电容器电极。

在上述第二现有技术的存储器单元中，利用光刻和腐蚀工艺方法形成连接电极的图形。可是，由于存储器单元是小尺寸的，在源/漏区和电容器电极之间的距离被减小，这使连接电极图形的形成变得困难。因此，只要使用连接电极，就难以减小存储器单元的尺寸。

本发明的目的是提供可提高可靠性和减小器件尺寸的槽式电容器型存储器单元。

本发明的另一个目的是提供制造上述存储器单元的方法。

按照本发明，提供一种包括半导体衬底的槽式电容器型半导体存储器，该衬底带有槽和第一和第二杂质扩散源/漏区，埋置于所述槽中的电容器电极，在半导体衬底内且与电容器电极的下部相邻的衬底侧电容器电极和电容器绝缘层，在半导体衬底与电容器电极的上部之间形成埋置的绝缘层。埋置的绝缘层厚于电容器绝缘层。可是，在第二杂质扩散源/漏区表面上的埋置的绝缘层较薄，或与电容器电极直接接触。在第二杂质扩散源/漏区和电容器电极上形成硅化物层。

由于埋置的绝缘层较厚，因而可抑制寄生MOS晶体管的产生。此外，由于源/漏区和电容器电极通过埋置的绝缘层的较薄部分相互接触，或者相互之间进行直接接触，因此，硅化物层可容易地桥接在源/漏区和电容器电极之间。

根据下面参照附图所作的与现有技术的比较和描述，可更清楚地理解本发明。

图1是展示第一现有技术的衬底-板槽式电容器型存储器单元的剖面图；

图2是展示第二现有技术的衬底-板槽式电容器型存储器单元的剖面图；

图3是展示本发明的衬底-板槽式电容器型存储器单元的实施例的剖面图；

图4A至4L是用于说明制造图3的存储器单元的第一种方法的剖面图；

图5A至5G是用于说明制造图3的存储器单元的第二种方法的剖面图；

图6A至6F是用于说明制造图3的存储器单元的第三种方法的剖面图；

图7A至7I是用于说明制造图3的存储器单元的第四种方法的剖面图；

图8是展示图3的存储器单元的改型例的剖面图。

在描述最佳实施例之前，将参照图1和2说明现有技术的衬底-板槽式电容器型存储器单元。