[发明专利]改进的动态随机存取存储器和相关方法

说明书

本发明涉及一种动态随机存取存储器(DRAM)电路，特别是，本发明涉及一种用于减小动态随机存储器电路规模的技术，所述动态随机存储器电路使用多个金属层实现它们的互补位线。

DRAM电路通常包括一个或多个存储器单元阵列。每个阵列通常包括以行和列安置的多个存储器单元。使用多个位线和字线寻址所述阵列的个别存储器单元。多个字线通常以与位线方向垂直的方向配置。通过耦合到所述存储器单元个别条上的单独位线对，所述位线被耦合到存储器单元上。由于在某些DRAM中所述位线对水平延伸和被耦合到存储器单元的行上而在另一些DRAM中它们可以垂直延伸和被耦合到存储器单元的列上，所以，使用术语“条”。

在所述位线对中的位线通常是互补的(即如果所述位线中的一个带有低电压，则该对中的另一个带有高电压)。通过规定一个特殊的字线和一个位线对，可以寻址所述存储器阵列中一个规定的存储器单元，以进行读出和写入。为了读出存储器单元上存储的电荷，可以使用耦合到所述位线对上的一个读出放大器。

如在现有技术中已经公知的那样，某些DRAM电路(例如，使用7F2、6F2或较小单元的电路)可以使用多金属层构成它们的位线。项nF2被称之为存储器单元的规模，其中，F表示用于制造存储器单元规定设计规则的量纲(dimension)。这些金属层通常由介电层彼此绝缘和与主存储器单元绝缘。当提供多金属层时，所述位线对的两个位线可以在两个彼此分开的金属层上构成。作为例子，一个位线对的位线BL0可以在较低金属层上构成，而它的互补位线bBL0可以在较高金属层上构成(前缀“b”表示它是一个互补位线)。在某些情况下，由于多金属层可以允许芯片设计者减小所述DRAM电路的规模，所以，使用它们。

在前述的例子中，耦合到所述位线对上的存储器单元的所述条的所有单元通常只被耦合到位线BL0上，这是因为位线BL0是由较低金属层构成的，相对于较高金属层(在其中构成了位线bBL0)它更接近所述存储器单元。图1示出了这种情况，其中，耦合到位线对BL0/bBL0上的存储器单元所述条的所有存储器单元(用X’表示)都被耦合到位线BL0102上。由于这一点，与位线BLO102相关的电容和/或电阻通常基本上不同于与位线bBL0(104)相关的电容和/或电阻。如本专业技术领域内的普通技术人员可以理解的，位线BLO102和bBLO104在电容和电阻方面的差异反过来将影响读出放大器SA0 106的性能。

为了寻址所述位线在电容和电阻方面的差异，已经建议了双位线对。图2示出了4个相邻的位线对200、202、204和206，其中，所述位线对的每个位线都能够由较高金属层和较低金属层两者构成。例如，参看位线对200，位线BLO210由较低金属层构成并从附图左侧到虚线212耦合到主存储器单元上。在虚线212和虚线214之间，提供层间接点用于将位线BLO耦合到较高金属层。从虚线214到虚线216，由较高金属层构成的位线BL0。

它的互补位线bBL0 218由从图左侧到虚线212的较上金属层构成。在虚线212和虚线214之间，提供一个层间接点以将位线bBL0 218耦合到较低金属层。从虚线214到虚线216，在较低金属层中构成位线bBL0 218且该位线bBL0被耦合到主存储器单元。如从图2可以看到的，位线BL0 210的至少一部分被耦合到所述存储器单元(由X’表示)上。位线bBL0 218的至少一部分也被耦合到所述存储器单元上。因此，读出放大器SA0 220浏览与所述位线对的每个位线相关的相同电容和电阻。如本领域技术人员所能够理解的，这导致改善读出放大器的性能。

在现有技术中，用于扭弯所述位线的层间接点(即将所述位线从一个金属层连接到另一个金属层)在阵列的有源区域之外形成。如同在这里所使用的术语一样，所述有源区域表示其中具有多个存储器单元和/或多个字线的小片区域。例如，参看图2，有源区域由到虚线230左侧、虚线232和212之间、虚线214和234之间和虚线236和216之间的区域表示。另一方面，被扭弯的间隔(即在有源区域之间的间隔，在所述有源区域之内，提供有多个层间接点以扭弯所述位线)表示为虚线230和232之间、虚线212和214之间以及虚线234和236之间的间隔。