[发明专利]无线电通信装置无效
| 申请号: | 98109278.0 | 申请日: | 1998-05-20 |
| 公开(公告)号: | CN1206271A | 公开(公告)日: | 1999-01-27 |
| 发明(设计)人: | 上杉充;加藤修 | 申请(专利权)人: | 松下电器产业株式会社 |
| 主分类号: | H04L1/00 | 分类号: | H04L1/00 |
| 代理公司: | 上海专利商标事务所 | 代理人: | 陈亮 |
| 地址: | 日本国*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 无线电通信 装置 | ||
本发明涉及一种无线电通信装置,诸如用于补偿由于多路径衰落引起的失真和校正纠错的接收机和向接收机发送数据的发射机。
在无线电通信领域中,必须克服多路径衰落的问题,改善发送质量。已知均衡器可用于克服多路径衰落问题。为了改善发送质量,使用了一种方法,在这种方法中,由维特比译码器对纠错码尤其是卷积码进行译码,以便进行软判定。
传统的数据发射机包含补偿多路径衰落引起的失真的均衡器和以便在接收系统中进行纠错的维特比译码器,均衡器和维特比译码器独立工作。
图1是传统的均衡器和维特比译码器独立工作的数据发射机的结构。在发射机一侧,由卷积编码器2对发送数据1进行编码,由调制器3进行调制,并由发射天线4进行发射。在接收机一侧,把接收天线5接收到的接收信号传送给均衡器6,维特比译码器7对均衡器6的输出进行译码,获得译码数据8。均衡器6补偿线路中发生的多路径衰落引起的失真,把MLSE(最大似然序列估计器)或DFE(判定反馈均衡器)用作均衡器。尤其是,MLSE是一种已知的装置,即使在衰落强烈变化的移动无线电信道中,它可以基本上达到最佳的特性。
下面解释利用图2所示线路模型的MLSE型均衡器6的原理。
图2的线路模型2为具有(N+1)个波路径的多路径衰落模式。在这种线路模型中,发送信号100由延时单元101-0至101-N进行延时,并由中继衰落增加单元102-0至102-N进行衰落改变。然后,衰减器103-0至103-N对经过衰落改变的信号进行衰减,由复数加法器104把经衰减的结果相加,得到接收信号105。
延时单元101-0至101-N示出了各种长度的路径引起的延时,中继衰落增加单元102-0至102-N示出了单独提供给各路径的延时衰落。根据中继分布,由这些延时单元和中继衰落增加单元对发送信号100进行随机相位改变和电平改变。
衰减器103-0至103-N示出了单独提供给各路径的衰减量。在基带中,发射和接收信号包含正交分量和同相分量,它们分别是实部和虚部,被看成是复数,图2的每个部分都是复数。换句话说,在接收天线端最终组合成信号的模型还被用作为复数加法器104。
图3示出了这样一种情况,图2所示的线路模型被重写成接近数字滤滤器的模式。延时单元201-0至201-(N-1)对发送信号200进行延时,复数增益增加单元202-0至202-N对其增加复数增益,并由复数加法器203进行组合,获得接收信号204。复数增益增加单元202-0至202-N是组合中继衰落增加单元102-0至102-N的变化以及衰减器103-0至103-N的衰减的单元。
MLSE利用利用插入到数据的特定字来估计复数增益增加单元202-0至202-N。如果获得了复数增益增加单元202-至202-N,则可以再现这种线路模型。因此,在延时单元201-0至201-(N-1)存储的以前的发送数据200的状态时,用图3的滤波器可以产生一个复制信号,并通过维特比译码来估计发送序列。
然而,在MLSE中,有这样一种情况,即仅在某些程度上可以减小出错率。因此,纠错码与MLSE一起使用。每次输入传送数据1的一个位时,卷积编码器2根据以前几位的状态产生多个位。例如,如果编码速率为1/2,每次输入传送数据1的一个位时,就产生两个位。图4示出了这种状态。延时单元301-0至301-(N-1)对发送数据300进行延时,复数增益增加单元302-0至302-(N)对其增加复数增益,并由异或电路303获得对它的异或,产生发送信号304。由延时单元301-0至301-(N-1)积累以前的发送数据300,这就是在利用维特比译码进行译码时的状态。在卷积编码的情况下,不改变编码。而且,由于仅对一位进行计算,所以复数增益增加单元302-0至302-N仅获得值0,1,j,1+j之一。在这种情况下,由于事先示出了图4的编码器的结构,所以在接收侧的维特比译码器7中,可以对数据进行维特比译码。
因此,在传统的数据发射机中,诸如MLSE等的均衡器补偿了多路径衰落的失真,由纠错码,如卷积编码、维特比译码等来校正未补偿的错误,从实现高质量的数据发送。
然而,在传统的数据发射机中,利用均衡器补偿线路失真和利用维特比译码器进行纠错都是单独进行的。因此,对各个序列的约束条件彼此是无关的。在维特比译码的路径之一中,存在这样一种情况,即根据线路情况,包括了不可能用作候选的路径。这降低了对出错率的改善。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社,未经松下电器产业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/98109278.0/2.html,转载请声明来源钻瓜专利网。





