[发明专利]芯片上引线型引线框架

说明书

本发明涉及一种芯片上引线型引线框架，特别涉及一种用于代替多芯片封装的高度集成半导体存储器件的芯片上引线型引线框架。

芯片上引线型引线框架具有一种引线配置于一芯片上的结构，以制造高度集成半导体存储器件，其具有减小的封装面积且降低了电源线的噪音产生。

有关这种用于高度集成半导体存储器件的芯片上引线型引线框架，简单说明如下。

一般而言，一个芯片上引线型引线框架具有用于诸如接地电压线与供应电压线的电源线的引线、用于诸如CASL(低)、CASU(高)、WE(写入使能)、OE(输出使能)与RAS信号的控制信号的引线、用于输入/输出信号的引线、以及用于地址信号的引线。每一引线具有一末端，其延伸至安装于引线框架上的芯片的中央部位的一期望位置。即，引线在其末端引线键合至各自地设置于芯片中央部位的焊盘。因此，在引线与芯片之间可得到电气连接。由于这些焊盘设置于这种结构中的芯片中央部位处，信号传输线的长度可以最短。可以达成一种容易设计的信号传输线。因此，可制造出一种稳定的半导体元件。

另一种芯片上引线型引线框架结构也已经提出。在这种芯片上引线型引线框架结构中，如前述引线框架结构，每一信号传输线具有一个延伸至安装于该引线框架上的芯片中央部位的一期望位置的末端。该引线框架也设有诸如接地电压引线与供应电压引线的电源线，其跨过芯片中央部位而纵向地延伸。利用引线键合技术，这些电源线电连接至芯片上的焊盘。

在该种结构中，电力传输是由伸长至芯片中央部位的接地电压引线或供应电压引线而实现。该电源线与设置于芯片上的电源线的线路相比较，具有较低的电阻。因此，它的优点在于可改善操作速度。

另一方面，在诸如一个十亿(Giga)等级的动态随机存取存储器(DRAM)的高度集成半导体元件的情况下，其可能具有一个太大的尺寸而无法使元件以一单一个步骤制造。在此情况下，用于该半导体元件的芯片应分为512百万(Mega)等级的两个DRAM的电路块。每一个电路块具有独立的焊盘，用于控制信号线、电源线、输入/输出信号以及地址信号，使得例如512百万等级的相关DRAM可独立地操作。

图1说明一种具有常用架构的芯片上引线型引线框架，以及一个安装于该引线框架上的芯片。如图1所示，以图号10标示的芯片被分为两个独立的电路块。该芯片具有以一单一线状设置于左侧电路块中央部位的左侧焊盘P₁……P_n，以及一单一线状设置于右侧电路块中央部位的右侧焊盘P’₁……P’_n。这些左侧与右侧焊盘连接至信号线与电源线，且彼此独立以操作例如该512百万等级的各个DRAM。左侧引线L₁……L_n与右侧引线L’₁……L’_n也设置于芯片10的上，使得这些引线具有邻近左侧与右侧焊盘而各自地设置的末端。左侧引线L₁……L_n与右侧引线L’₁……L’_n从相关的焊盘横向地延伸，使得这些引线各自地从芯片10的相关的侧边伸出。

另一方面，图2说明一种具有另一常用架构的芯片上引线型引线框架，以及一个安装于该引线框架上的芯片。如图2所示，以图号10标示的芯片10具有以一单一线状设置于芯片10中央部位的左侧焊盘P₁……P_n，以及以一单一线状设置于芯片10中央部位的右侧焊盘P’₁……P’_n。左侧引线L₁……L_n与右侧引线L’₁……L’_n也设置于芯片10之上，使得它们具有各自地设于邻近这些左侧与右侧焊盘的末端。引线L₁与L_n通过线路20彼此连接，该线路20连接至引线L₁与L_n且都沿着芯片10中央部位的空间而延伸。引线L’₁与L’_n通过线路30彼此连接，该线路30连接至引线L’₁与L’_n同时沿芯片10中央部位的空间而延伸。