[发明专利]集成电路的布局方法

说明书

本发明涉及一种布局方法，尤其涉及一种集成电路(IC)的布局(layout)方法。

请参阅图1，图1包括了多个(以4个为例)Y方向的“与非”门(NANDgate)Y1、…、Y4，及多个X方向的NAND门X1、…、X4，而Y1、…、Y4的输出YO1、…、YO4可作为X方向NAND门X1、…、X4的输入，而Y方向NAND门Y1、…、Y4可有不同数目的输入端，此处以Y1具有2个(YI1、YI2)，Y2具有2个(YI1、YI2)，Y3具有3个(YI1、YI2、YI3)，Y4具有4个输入端(YI1、YI2、YI3、YI4)为例；X1、…、X4亦可各有不同数目的输入端，此处以X1具有2个(YO1、YO2)，X2具有2个(YO1、YO2)，X3具有3个(YO1、YO2、YO3)，X4具有4个输入端(YO1、YO2、YO3、YO4)为例；以Y方向逻辑门的输出作为X方向逻辑门输入的逻辑结构最常被应用于编码器(encoder)及译码器(decoder)的电路中。

以图1X、Y方向各4个NAND门为例来说明通常对图1逻辑门电路的布局方法：通常的布局方法是取2个具有2个输入端的单元(cell)(图2a)，一个具有3个输入端的单元(图2b)，一个具有4个输入端的单元(图2c)，作为Y1、…、Y4；X方向亦然，其后再将那些单元连接起来。

由以上的描述可知，通常的布局方法是取多个单元再将那些单元连接起来。通常的布局方法有如下的缺点，当整个IC的布局已完成后，如果想要更改Y1、…、Y4，X1、…、X4之中任何一个的输入端数目，则必须将原来的单元取出，再换另一个单元进去，例如，欲将原有2个输入端的Y1改为4个输入端，则必须将图2a所示的单元取出，再以图2c所示的单元取代；但是整个IC的布局已经完成，如果再更改单元的话，必定破坏了整个IC的布局，例如由2个输入端增为4个输入端，很可能无法在已布局完成的IC电路上找到可供容纳4个输入端的布局空间，或者是必须更动整个IC原来的布局，才可再增加逻辑门的输入端数目。也就是说，通常的布局方法缺乏弹性及扩充性。

本发明的主要目的在于提供一种集成电路的布局方法，使布局具有弹性及扩充性。

本发明是一种集成电路的布局方法，该方法用于以第一方向逻辑门输出作为第二方向逻辑门输入的电路模式的布局，该集成电路包括多个第一方向逻辑门结构连接于多个第二方向逻辑门结构，每个逻辑门结构上方具有多个多晶区域；该方法包括：依第一、二方向逻辑门所需的输入端数目，在第一、二方向逻辑门结构上方的多晶区域做p⁺注入及n⁺埋层，形成第一、二方向逻辑门的输入端。

第一方向逻辑门以其金属层与第二方向逻辑门的多晶层连接；这里，第一方向是指Y方向，第二方向是指X方向；X，Y方向逻辑门结构以PMOS及NMOS组成。

其中，逻辑门上方的每个多晶区域表示一个可成为输入端的区域，在PMOS的多晶区域做p⁺注入，表示该多晶区域为一有效输入端，在NMOS的多晶区域做n⁺埋层，表示该多晶区域为一无效输入端。每个逻辑门的PMOS与NMOS的有效输入端数目相同。该逻辑门可以是NAND门。

藉下列附图及详细说明，能深入了解本发明。

图1是用于译码编码的逻辑电路示意图。

图2是通常的IC布局的数种具有不同数目输入端的单元的示意图。

图3是本发明的布局方法得到的IC布局较佳实施例的示意图。

请参阅图3，它是本发明方法的布局图，在金属层下方是NAND门的结构，而每个NAND门由PMOS及NMOS组成，在PMOS方面，如果欲得到一个输入端，则在金属层上方的多晶区域做p⁺注入，而在NMOS方面，对于非输入端在多晶区域做n⁺埋层，其余没有做n⁺埋层的多晶区域即为输入端，其中，每个NAND门的PMOS的输入端数目必须与NMOS的输入端数目相同。

在Y方向，以输入端数最多的逻辑门所具有的输入端数为基准，来决定每个逻辑门所具有的多晶区域数目，在本实施例中，Y4的输入端数最多，有4个，故每一逻辑门都具有4个可成为输入端的多晶区域以供选择；X方向亦然。