[发明专利]一种虚拟排队装置

说明书

本发明涉及一种虚拟排队(queue)装置，其是利用一存储装置虚拟一排队结构藉以存取数据。

现有技术中，堆栈(stack)与排队均为存取数据常用的结构。其差别在于堆栈的方式为较后放进的数据会先被取出(即后进先出，Last In First Out)，而在排队中则是先存入的数据会先被取出(即先进先出，First In First Out)。现有的以移位暂存器组成的排队，如图1所示，当压入信号(Push)或弹出信号(POP)为高电位时，在各级暂存器中的数据便会移到下一级暂存器中。也就因此，这种现有的排队结构具有的最大缺点为当压入的数据字节数和排队的深度(即移位暂存器的长度)不同时，则必须补足数据字节数或时钟，才能读取到正确的数据，如此将会减慢排队装置存取数据的速度。另一方面，现有的排队装置因是由移位暂存器构成，故在制作上均不可避免地会占用一较大的布局面积，所以并非一理想的设计方式。

有鉴于此，为了改进现有排队装置的缺点，本发明的目的是在于提供一种虚拟的排队装置，其可减小制作时所需要的布局面积，另外更可达到即时存取数据的要求。

本发明的虚拟排队装置包含：一静态随机存取存储器(SRAM)10，用以储存排队数据；一计数器20，用以计算前述静态随机存取存储器10内储存的排队数据字节数，一暂存器30，用以记录前述计数器20计算的最大排队数据字节数；一比较器40，用以比较前述计数器20输出的排队数据字节数及前述暂存器30内储存的最大排队数据字节数，以决定前述静态随机存取存储器10内储存的排队数据是否被读取完毕。

为了更清楚地说明本发明的结构、方法及特点，兹配合附图详细说明本发明的一较佳实施例如下：

附图的简要说明：

图1是一现有排队装置的电路图；

图2是本发明中的虚拟排队装置的电路图。

由图2及前述本发明中的结构可知，本发明主要是以一静态随机存取存储器模拟现有排队装置的暂存器以储存排队数据，并且以一计数器控制静态随机存取存储储器储存排队数据的地址。而数据的写入与读出则是由一压入信号Push及一弹出信号POP加以控制。且数据必须在完全写入后，以一复位信号(reset)将计数器的计数清除后，才开始读取数据。并且在复位计数器时，也同时把计数器的计数值写至一暂存器内，藉以在读取数据时，以一比较器控制在数据读取完毕后输出一零信号Zero。

再参照图2的电路以说明有关本发明的虚拟排队装置的工作方式。本发明是利用一静态随机存取存储器10记录写入的数据，并利用一压入信号push及一弹出信号POP分别控制静态随机存取存储器10的写入及读出动作。当压入信号push及弹出信号POP间有一为高电位时，经或非门(反或闸)50后即输出一低电位至静态随机存取存储器10的芯片选择脚位(CS)，而使存储器10可读出或写入数据。当压入信号push为高电位时，经一反相器11后，输出一低电位至静态随机存取存储器10的读取/写入脚位(R/W)，而使得静态随机存取存储器10写入数据Di，同时计数器20会累加1，而当计数器20产生溢位信号over，则表示此虚拟排队装置中已写满数据，无法再写入，接着便开始自虚拟排队装置中读取数据，如前述在读取数据前必须以一复位信号reset将计数器20内的计数清除，且把计数器20的值写至一暂存器30内，再开始读取数据Do。读取数据时，弹出信号POP为高电位，计数器10再由零开始累计，每读取一字节数据时，计数器10会累加1，故在本发明的虚拟排队装置中，先写入的数据会先被读取。当读取的数据字节数超过暂存器30的值，亦即输入至比较器40的脚位A的值大于B的值时，比较器40会输出一零信号zero，以控制外部的电路停止对此虚拟排队装置的读取动作。

虽然本发明已以一较佳实施例披露如上，然其并非用以限定本发明，因此本发明的保护范围当视后附的权利要求范围所界定者为准。