[发明专利]具有可储能无源电路元件的集成电路

说明书

本发明一般涉及集成电路，更具体地说，涉及有电感性与电容性元件的集成电路。

电气系统是由很多器件包括有源元件例如晶体管与无源元件例如电容器、电感器以及电阻器构成。在致力于改进电气系统性能方面，许多系统设计者都力求优化尺寸、重量、以及通过这些器件的电信号传播速度。受系统设计者对尺寸和重量要求的推动，半导体器件制造者已制成将有源与无源电路元件都集成在单块半导体衬底的集成电路。虽然，半导体器件制造者己开发了用以缩小有源电路元件尺寸的优秀技术，但无源电路元件，例如电容器与电感器仍占半导体芯片面积的大部分。

因此，开发一种包括电感性与电容性元件的集成电路及制造这种集成电路的方法，从而得到缩小通常要求的芯片面积的结果必定是有利的。

简而言之，本发明是一种包括第一导电材料和第二导电材料的集成电路。第二导电材料包括一个基本上环绕一第二区的第一区。此外，使介质材料形成在第一导电材料与第二导电材料之间。

图1说明现有技术的二端网络电路图；

图2说明根据本发明第一实施例，沿图4中一加工过的半导体片的切剖线2-2的剖面高倍放大图；

图3说明中间工艺步骤的图2半导体片的部分平面图；

图4说明图2半导体芯片的部分平面图；

图5说明现有技术中电感电容网络的电路图；

图6说明根据本发明第二实施例，用于形成图5网络的一个半导体片实施例的部分平面图；

图7说明另一种现有技术电感-电容网络电路图；

图8说明根据本发明第三实施例，另一种工艺加工半导体片的沿图10切割线8-8的高倍放大剖面图；

图9说明中间工艺步骤期间图8半导体片的部分平面图；

图10说明图8半导体片的部分平面图；

图11说明又一种现有技术电感-电容网络电路图；

图12说明根据本发明第四实施例，又一种工艺加工半导体片的沿图13切割线12-12的高倍放大剖面图；

图13说明加工图12半导体片的一个步骤的平面图；

图14说明根据本发明第五实施例的圆形螺旋电感器的平面图；以及

图15说明根据本发明第六实施例的八角形螺旋电感器的平面图。

图1说明一种现有技术二端无源电路网络20的电路图，包括与一个平行极板电容器22相串联的一个电感器21。网络20具有一个由电感器21第一端形成的第一端或端口24和一个由平行极板电容器22的第二极板形成的第二端或端口25。电感器21的一个第二端在结点23与平行极板电容器22的第一极板相电耦连。

图2说明根据本发明的新颖方法所加工的半导体片28沿图4切割线2-2的高倍放大剖面图，以形成诸如图1的网络20之类的二端无源电路网络。应该理解，用于各图中的同样标号表示同样的元件。半导体片28具有一个基本上环绕一个第二无源电路元件区15的第一无源电路元件区14。半导体片28由诸如，砷化镓、硅、锗、或此类的半导体衬底29构成。较可取的是，半导体衬底为砷化镓。用本领域公知的技术在半导体衬底29上形成选择的场氧化层27。选择的场氧化层27的厚度，例如，在约0.2微米和约0.4微米之间的范围内。应当理解，选择场氧化层27的厚度不是对本发明的一种限制。在场氧化层27上形成一个第一导电材料层30，亦称之为第一导电层，随后，将其制成图形，形成平行极板电容器22(图1)的一个极板。导电材料层30可以是铝、钛钨、金、等。举例来说，导电材料层30可以为厚约1.0微米的铝。虽然，将导电材料层30作为单层导电材料来看待并这样示出，但应理解到，导电材料层30也可以由多层导电材料构成，其中开始的导电材料层用作接触场氧化层27的或为接触半导体衬底29的欧姆接触层。

现在参看图3，采用本领域技术人员公知的技术在场氧化层27上已将导电材料层30刻制成图形后，示出导电材料层30的平面图。更具体地，将导电材料层30制成一种正方形闭环结构32的图形。一条电互连线33从环结构32的一边伸向环结构32的中心，终止于端头34。虽然电互连线33被图示为具有位于中心的端头34的正方形结构，应该理解，电互连线33的形状和端头34的位置不是对本发明的限制。换句话说，电互连线33可以取适合于将电感器与平行极板电容器相电连接的任何形状。正如下面将要描述的那样，方形闭环结构32用作图1所示电容器22的一个第一极板。