[发明专利]同步数据处理方法、装置、设备及存储介质

说明书

本申请提供一种同步数据处理方法、装置、设备及存储介质，可用于移动互联技术领域。该方法包括：采用预设位宽转换窗口将当前周期的同步数据按照同步数据传输顺序进行位宽转换处理，以依次生成对应的多个66位子同步数据；依次对各66位子同步数据进行如下处理：判断当前66位子同步数据中首位数据和第二位数据是否为有效同步头；若确定当前66位子同步数据中首位数据和第二位数据为无效同步头，则将下一周期的同步数据确定为当前周期的同步数据，将下一周期的同步数据中对应的所述当前66位子同步数据的下一66位子同步数据确定为所述当前66位子同步数据，并继续循环。本申请的同步数据处理方法，提高了同步头的确定准确性。

技术领域

本申请涉及移动互联技术领域，尤其涉及一种同步数据处理方法、装置、设备及存储介质。

背景技术

为了支持高速率以太网协议，IEEE 802.3ae工作组提出了64b/66b编码技术。在64b/66b编码中只有2bit位的同步头用于同步，需要在10Gbps传输速率下在66bit中找到2bit的同步头，从而进行同步对齐。在进行同步头的锁定过程中，同步头的位置固定重复出现，即每一个66bit的正确的同步头的位置在经过一个循环周期后会再次出现在相同位置。

目前，同步头的位置一般采用滑动窗口法，即通过滑动66bit的代码块对2bit的同步头进行判断。判断为有效同步头时，滑动指针向后滑动66bit再次判断；当判断为无效头时，在一定时延后，滑动指针向后滑动1bit重新进行判断。由于同步数据一般为多个66bit数据，且一直在持续发送，在一定时延后，可能会略过后续的66bit的正确同步头的位置，从而造成有效同步头的遗漏，降低了同步头的确定准确性。

发明内容

本申请提供一种同步数据处理方法、装置、设备及存储介质，用以解决目前由于同步数据一般为多个66bit数据，且一直在持续发送，在一定时延后，可能会略过后续的66bit的正确同步头的位置，从而造成有效同步头的遗漏，降低了同步头的确定准确性的问题。

本申请第一方面提供一种同步数据处理方法，包括：

采用预设位宽转换窗口将当前周期的同步数据按照同步数据传输顺序进行位宽转换处理，以依次生成对应的多个66位子同步数据；所述预设位宽转换窗口的长度为66位；

依次对各66位子同步数据进行如下处理：

判断当前66位子同步数据中首位数据和第二位数据是否为有效同步头；

若确定当前66位子同步数据中首位数据和第二位数据为无效同步头，则将下一周期的同步数据确定为当前周期的同步数据，将下一周期的同步数据中对应的所述当前66位子同步数据的下一66位子同步数据确定为所述当前66位子同步数据，并执行所述采用预设位宽转换窗口将当前周期的同步数据按照同步数据传输顺序进行位宽转换处理的步骤，直至对所有66位子同步数据的首位数据和第二位数据完成判断。

本申请第二方面提供一种同步数据处理装置，包括：

转换模块，用于采用预设位宽转换窗口将当前周期的同步数据按照同步数据传输顺序进行位宽转换处理，以依次生成对应的多个66位子同步数据；所述预设位宽转换窗口的长度为66位；

循环模块，用于依次对各66位子同步数据进行如下处理：

判断模块，用于判断当前66位子同步数据中首位数据和第二位数据是否为有效同步头；若确定当前66位子同步数据中首位数据和第二位数据为无效同步头，则将下一周期的同步数据确定为当前周期的同步数据，将下一周期的同步数据中对应的所述当前66位子同步数据的下一66位子同步数据确定为所述当前66位子同步数据，并执行所述采用预设位宽转换窗口将当前周期的同步数据按照同步数据传输顺序进行位宽转换处理的步骤，直至对所有66位子同步数据的首位数据和第二位数据完成判断。

本申请第三方面提供一种电子设备，包括：存储器和处理器；