[实用新型]时钟电路和电子设备

权利要求书

1.一种时钟电路，其特征在于，所述时钟电路包括充放电模块和充放电控制模块，其中：

所述充放电模块包括多个电阻电容子电路和多个逻辑开关；

所述多个逻辑开关分别连接在所述多个电阻电容子电路与电源之间或者所述多个电阻电容子电路与所述充放电控制模块的输入端之间，所述多个逻辑开关的控制端均与所述充放电控制模块的输出端连接；

所述充放电模块用于在至少一个电阻电容子电路与所述充放电控制模块之间的连接连通的情况下，向所述充放电控制模块输入充放电电压；

所述充放电控制模块用于根据所述充放电电压控制所述多个逻辑开关的通断，以调整所述多个电阻电容子电路的充放电时序，以输出周期振荡信号。

2.根据权利要求1所述的时钟电路，其特征在于，所述充放电模块包括第一电阻、第二电阻、第一电容、第二电容、第一逻辑开关、第二逻辑开关、第三逻辑开关和第四逻辑开关，其中：

所述第一电阻一端与电源连接，所述第一电阻另一端与所述第一逻辑开关的第一开关端、所述第一电容的一端以及所述第二逻辑开关的第一开关端连接，所述第一电容的另一端与所述第一逻辑开关的第二开关端、所述第二电阻的一端、所述第二电容的一端连接并接地，所述第二电阻的另一端与所述第二电容的另一端、所述第三逻辑开关的第一开关端以及所述第四逻辑开关的第一开关端连接，所述第三逻辑开关的第二开关端与所述电源连接，所述第二逻辑开关的第二开关端与所述第四逻辑开关的第二开关端以及所述充放电控制模块的输入端连接。

3.根据权利要求2所述的时钟电路，其特征在于，所述充放电控制模块包括参考单元、第一比较器和第一反相器；其中：

所述参考单元与所述第一比较器的第一输入端连接，所述参考单元用于向所述第一比较器的第一输入端输入第一电压；

所述第一比较器的第二输入端与所述第二逻辑开关的第二开关端、所述第四逻辑开关的第二开关端连接，所述第一比较器的输出端与所述第一反相器的输入端、所述第一逻辑开关的控制端以及所述第四逻辑开关的控制端连接，所述第一反相器的输出端与所述第二逻辑开关的控制端、所述第三逻辑开关的控制端连接。

4.根据权利要求3所述的时钟电路，其特征在于，所述第一比较器的第一输入端为反相输入端，所述第一比较器的第二输入端为同相输入端，所述第一逻辑开关、所述第二逻辑开关、所述第三逻辑开关以及所述第四逻辑开关均为高电平有效开关。

5.根据权利要求3所述的时钟电路，其特征在于，所述第一比较器的第一输入端为同相输入端，所述第一比较器的第二输入端为反相输入端，所述第一逻辑开关、所述第二逻辑开关、所述第三逻辑开关以及所述第四逻辑开关均为低电平有效开关。

6.根据权利要求3-5任一项所述的时钟电路，其特征在于，所述充放电模块还包括第二反相器，所述第二反相器的输入端与所述第一反相器的输出端连接。

7.根据权利要求2所述的时钟电路，其特征在于，所述充放电模块包括参考单元和第二比较器；其中：

所述参考单元与所述第二比较器的第一输入端连接，所述参考单元用于向所述第二比较器的第一输入端输入第一电压；

所述第二比较器的第二输入端与所述第二逻辑开关的第二开关端、所述第四逻辑开关的第二开关端连接，所述第二比较器的输出端与所述第一逻辑开关的控制端、所述第二逻辑开关的控制端、所述第三逻辑开关的控制端以及所述第四逻辑开关的控制端连接。

8.根据权利要求7所述的时钟电路，其特征在于，所述第二比较器的第一输入端为反相输入端，所述第二比较器的第二输入端为同相输入端，所述第一逻辑开关、所述第四逻辑开关均为高电平有效开关，所述第二逻辑开关、所述第三逻辑开关均为低电平有效开关。

9.根据权利要求7所述的时钟电路，其特征在于，所述第二比较器的第一输入端为同相输入端，所述第二比较器的第二输入端为反相输入端，所述第一逻辑开关、所述第四逻辑开关均为低电平有效开关，所述第二逻辑开关、所述第三逻辑开关均为高电平有效开关。

10.一种电子设备，其特征在于，包括控制系统和权利要求1-9任一项所述的时钟电路；

所述时钟电路用于为所述控制系统提供时钟信号。