[发明专利]一种实时三维DMA架构

权利要求书

1.一种实时三维DMA架构，包括控制端，其特征在于：所述控制端通过Slaveinterface配制好一维控制寄存口、二维控制寄存口、三维控制寄存口、实时控制寄存口，所述一维控制、二维控制、三维控制、实时控制分别包含有一维计数、二维计数、三维计数和实时计数。

2.根据权利要求1所述的一种实时三维DMA架构，其特征在于：所述一维控制寄存口包含一维数据传输的起始地址、目的地址、传输数量。

3.根据权利要求2所述的一种实时三维DMA架构，其特征在于：所述控制口接收传输开始的触发信号之后就根据此信息完成一维数据的传输Aa1,Aa2,Aa3……Aan，所述一维计数口发出完成传输后控制口部分获取到完成的信号。

4.根据权利要求3所述的一种实时三维DMA架构，其特征在于：所述控制口根据完成的信号去读取二维传输的寄存口内的地址跳转数值，并计算新的一维传输的起始地址和目的地址，并进行新的传输Ab1,Ab2,Ab3……Abn。

5.根据权利要求4所述的一种实时三维DMA架构，其特征在于：所述二维计数口发出获取完成信号被控制口获取，得知当前的二维传输完成aAf1,Af2,Af3……Afn。

6.根据权利要求5所述的一种实时三维DMA架构，其特征在于：所述三维计数的计数周期与时间相关，且三维计数时间到起始后会发出信号给控制口，在时间维度上开始下一批次的二维传输Bb1,Bb2,Bb3……Bbn。

7.根据权利要求6所述的一种实时三维DMA架构，其特征在于：所述三维计数口在三维传输的总计周期完成后发出一个信号给控制口，完成整个三维传输。

8.根据权利要求7所述的一种实时三维DMA架构，其特征在于：所述实时计数是一个实时的时间相关的技术口，且实时计数在DMA传输开始时启动计数，所述实时计数可根据三维传输是否完成传递信号给DMA控制口和系统。