[发明专利]提高铪基铁电器件耐久性的方法及铪基铁电器件

说明书

本发明提供一种提高铪基铁电器件耐久性的方法及铪基铁电器件，该方法包括：在衬底上制备铪基薄膜；在所述铪基薄膜上形成金属电极，形成铪基器件；对所述铪基薄膜进行热退火使其结晶具有反铁电特性，得到铪基反铁电薄膜，形成铪基铁电器件；对所述铪基反铁电薄膜施加电场循环，使所述铪基反铁电薄膜在获得剩余极化强度的同时提高耐久性。本发明通过加以电场循环使铪基反铁电薄膜获得剩余极化强度，使其满足剩余极化强度的同时获得更好的耐久性。

技术领域

本发明涉及集成电路器件技术领域，具体地，涉及一种提高铪基铁电器件耐久性的方法及铪基铁电器件。

背景技术

在人工智能与物联网技术驱动下的大数据时代，数据量的爆炸式增长对集成电路的计算和存储能力提出更高的要求。传统的存储技术由静态存储器(SRAM)、动态存储器(DRAM)和闪存(FlASH)三级结构构成并进行各项性能的互补和平衡，该存储架构已逐渐难以满足大数据时代海量数据的存储以及例如深度学习等高速、高带宽存储器访问任务的执行。因此，亟需以新材料、新原理、新架构为主要特征的新型技术实现更高速度、更低功耗、更高密度以及如存算一体等新型功能的非易失性存储器件。

目前，学术和工业界已提出几种新型存储技术路线，包括阻变存储器(RRAM)、相变存储器(PCRAM)、自旋电子存储器(STT-MRAM)和多种铁电存储器件等。其中包括铁电晶体管(FeFET)、铁电存储器(FeRAM)以及铁电隧道结(FTJ)在内的铁电存储器件兼具存储密度大、读写速度快、存储能耗低等多种优势。该类器件前期发展主要基于钙钛矿结构如PZT、BTO等铁电材料。但传统钙钛矿铁电材料存在与CMOS工艺不兼容、微缩性能差、环境污染等问题，在130nm以下工艺生产中存在挑战。2011年，德国NamLab发现了在CMOS技术中已成熟应用的高k材料氧化铪(HfO2)的铁电性质，与传统PZT和BTO铁电材料不同，铪基铁电薄膜不仅CMOS工艺兼容，而且在纳米尺度(30nm)表现出铁电性质，具有优秀的微缩特性。因此，这种新的材料几乎可完美解决传统钙钛矿铁电材料的所有瓶颈问题，有望引领新型铁电存储器件的发展。半导体行业观察指出新一代铁电存储器件的发展势头正在形成，这将改变下一代存储格局。

然而对于未来超越SRAM和DRAM的通用存储(如嵌入式存储)或存算一体器件耐久性10¹⁶的应用需求，其功耗和耐久性方面的性能还存在明显的差距。

发明内容

针对现有铪基铁存储器以及铁电晶体管耐久性差的问题，本发明的目的是提供一种提高铪基铁电器件耐久性的方法及铪基铁电器件。

根据本发明的一个方面，提供一种提高铪基铁电器件耐久性的方法，该方法包括：

在衬底上制备铪基薄膜；

在所述铪基薄膜上形成金属电极，形成铪基器件；

对所述铪基薄膜进行热退火使其结晶具有反铁电特性，得到铪基反铁电薄膜，形成铪基铁电器件；

对所述铪基反铁电薄膜施加电场循环，使所述铪基反铁电薄膜在获得剩余极化强度的同时提高耐久性。

进一步地，所述在衬底上制备铪基薄膜，其中：所述铪基薄膜的制备方法包括原子层沉积、磁控溅射和激光脉冲沉积中的任意一种。

进一步地，所述在衬底上制备铪基薄膜，其中：所述铪基薄膜的厚度为0.1-100nm。

进一步地，所述在衬底上制备铪基薄膜，其中：所述铪基薄膜的基本材料为氧化铪，掺杂元素为Zr、Si、Ge、Al、Y、La和N中的任意一种，按照掺杂元素与铪元素的原子量比值，掺杂浓度范围为0-100％。

进一步地，所述在所述铪基薄膜上形成金属电极，形成铪基器件，其中：所述铪基器件为电容、晶体管和隧道结中的任意一种。