[发明专利]基于错误校正能力的路由分配

说明书

本申请案涉及基于错误校正能力的路由分配。本文中所描述的系统和方法涉及基于错误校正操作产生的双向数据路径DQ符号映射。装置可包含子字线驱动器和双向数据路径DQ，其基于由所述DQ符号映射指示的分配而耦合于所述子字线驱动器与输入/输出I/O接口电路系统之间。可基于对存储器存储体的数据执行的错误校正操作而产生所述分配。具体地说，可产生所述DQ符号映射以避免在发生时可使得一或多个数据错误不可校正的一些情况。这些系统和方法可降低与DQ相关联的数据错误不可校正的可能性。

技术领域

本公开大体上涉及存储器装置错误校正，且更具体地说，涉及用于降低存储器装置中发生不可校正存储器错误的可能性的系统和方法。

背景技术

本部分旨在向读者介绍可能与以下描述和/或要求保护的本技术的各个方面相关的技术的各个方面。相信此论述有助于向读者提供背景信息以促进对本公开的各方面的更好理解。因此，应理解，根据这一点来阅读这些陈述，而不是作为对现有技术的认可。

一般来说，计算系统可包含在操作中经由电信号传达信息的装置。举例来说，计算系统可包含处理器，其以通信方式耦合到存储器装置，例如安置于双列直插式存储器模块(DIMM)上之动态随机存取存储器(DRAM)装置。以此方式，处理器可与存储器装置通信以例如检索可执行指令、检索待由处理器处理的数据和/或存储从处理器输出的数据。

当在存储器与处理器之间交换数据时，从存储器输出的数据可包含一或多个错误。错误可由存储器缺陷产生。有时，一个存储器缺陷可引起多个错误。随着存储器密度增大且特征大小减小，存储器缺陷可变得更普遍。此外，随着使用大量高密度存储器的相对较大尺度计算系统的尺度增大，存储器缺陷的机会也可增加。举例来说，同时操作的较大量存储器可增加存储器缺陷的机会。为了校正数据错误，如来自存储器缺陷的错误，处理器可执行错误校正操作。有时，错误可能不可通过处理器校正，例如当发生错误校正操作无法修正的错误时。降低发生不可校正错误的可能性的系统和方法可为有益的。

发明内容

在一个方面中，本申请案涉及一种装置，包括：存储器存储体，其包括多个平面；存储体控制电路系统，其包括多个子字线驱动器，其中所述子字线驱动器中的每一者与所述多个平面的子集相关联；以及数据路径电路系统，其包括多个双向数据路径，其中数据路径电路系统被配置成至少部分地基于所述多个双向数据路径中的每一双向数据路径至少部分地基于错误校正码(ECC)操作到所述多个子字线驱动器中的一或多个子字线驱动器的分配而将存储体控制电路系统耦合到输入/输出(I/O)接口电路系统。

在另一方面中，本申请案涉及一种方法，包括：接收与存储于存储器存储体中的错误校正码(ECC)相关联的非校正情况的指示，其中所述ECC被配置成校正输出数据的一或多个数据错误，且其中所述一或多个数据错误在符合所述非校正情况时不可通过所述ECC校正；至少部分地基于所述非校正情况的所述指示而产生数据路径分配；基于数据路径分配而产生控制信号；以及将所述控制信号传输到数据路径电路系统，其中数据路径电路系统被配置成响应于所述控制信号而使相应双向数据路径与至少两个相应子字线驱动器相关联。

在另一方面中，本申请案涉及一种装置，包括：存储体控制电路系统，其包括多个子字线驱动器，其中所述多个子字线驱动器中的每一者与存储器存储体相关联；和多个双向数据路径，其被配置成至少部分地基于所述多个双向数据路径中的每一双向数据路径到所述多个子字线驱动器中的一或多个子字线驱动器的分配的指示而耦合于所述多个子字线驱动器与输入/输出(I/O)接口电路系统之间，其中所述分配被配置成至少部分地基于对存储器存储体的数据执行的错误校正操作而产生。

附图说明

在阅读以下详细描述并且参考附图之后可以更好地理解本公开的各个方面，在附图中：

图1为根据实施例的存储器装置的框图；

图2为根据实施例的图1的第一实例存储器存储体的图解表示；

图3为根据实施例的图1的第二实例存储器存储体的图解表示；