[发明专利]一种异质混合沟道结构半导体器件的制备方法

说明书

本发明涉及一种异质混合沟道结构半导体器件的制备方法，在浅沟槽隔离(STI)形成之后，采用湿法/干法刻蚀工艺来精确控制Si纳米片与SiGe牺牲层(或SiGe纳米片与Si牺牲层)的沟道释放程度，形成Si纳米片与SiGe支撑层(或SiGe纳米片与Si支撑层)的异质混合沟道结构，并形成兼容主流后栅工艺的晶体管制造方法。其中，包裹式侧墙结构与单一高K金属栅功函数层工艺可有效地简化纳米片环栅晶体管的制备工艺。而且，异质混合沟道结构半导体器件的制造方法可有效平衡N型与P型器件的电学特性。

技术领域

本发明涉及半导体领域，尤其涉及一种异质混合沟道结构半导体器件的制造方法。

背景技术

随着晶体管特征尺寸的不断微缩，传统的MOSFET器件经历了由平面结构到三维结构的转变，在提升器件性能的同时降低短沟道效应带来的影响。目前主流的三维结构晶体管是FinFET。但是FinFET在5nm以下技术代面临着许多挑战，而在最新发布的International Roadmap for Devices and Systems(IRDS)中，纳米片环栅晶体管(Nanosheet-GAAFET)是3nm节点之后可以有效替代FinFET的关键器件，并且可以显著抑制短沟效应，提升器件的电流驱动性能。

目前，堆叠纳米片GAAFET的研究受到了学术界和产业界的广泛关注。不断更新的制备流程、关键工艺，以及优化的器件结构成为了新型CMOS器件的热门研究方向

堆叠纳米片GAAFET是在FinFET和Nanowire-GAAFET的基础上发展而来的一种具有环栅结构和水平纳米片(NS)作为导电沟道的新型器件。在栅极控制方面，环栅结构具有比FinFET器件结构更好的栅控能力，可以有效抑制器件的短沟道效应；在电流驱动方面，Nanosheet-GAAFET具有纳米片宽度可调，水平方向垂直堆叠的设计优势，这可以显著增强器件的电流驱动性能。

Nanosheet-GAAFET的制备在一定程度上与主流FinFET的制备工艺兼容。但基于常规制备工艺形成的器件，存在源/漏应力施加困难、内侧墙制备工艺复杂、自热效应严重、阈值电压调控和CMOS电流匹配困难等技术挑战。

为了满足高性能集成电路的发展，纳米片环栅晶体管需要进一步增加器件的驱动特性，且保证N型和P型器件的电学特性失配较小。目前，TreeFETs与Fishbone FETs沟道结构可有效提升晶体管的驱动电流，但二者相应的器件制造方法还未成熟。TreeFETs利用纳米片间的垂直沟道增加导电沟道的有效栅宽，从而增加器件驱动电流，但制备工艺不成熟。兼容主流后栅工艺的Fishbone FETs^【1】具有垂直沟道，且底部垂直沟道与衬底连接，进一步增加了导电沟道的有效栅宽，器件驱动电流增大，但Fishbone FETs在假栅去除之后采用纳米片沟道释放工艺存在湿法/干法刻蚀空间小，且难以精确控制沟道牺牲层释放深度的问题。

【1】：张青竹，殷华湘，曹磊等.一种半导体器件的制备方法及半导体器件：申请号为CN202110232775.1。

发明内容

针对上述技术问题，本发明提出了一种异质混合沟道结构半导体器件的制备方法，在浅沟槽隔离(STI)形成之后，采用湿法/干法刻蚀工艺来精确控制Si纳米片与SiGe牺牲层(或SiGe纳米片与Si牺牲层)的沟道释放程度，形成Si纳米片与SiGe支撑层(或SiGe纳米片与Si支撑层)的异质混合沟道结构，并形成兼容主流后栅工艺的晶体管制造方法。其中，包裹式侧墙结构与单一高K金属栅功函数层工艺可有效地简化纳米片环栅晶体管的制备工艺。而且，异质混合沟道结构半导体器件的制造方法可有效平衡N型与P型器件的电学特性。

本发明采用了如下技术方案：

一种异质混合沟道结构半导体器件的制造方法，其特征在于：包括如下步骤：

提供衬底，并进行衬底掺杂；

在衬底上外延生长第一半导体、第二半导体的超晶格叠层；