[发明专利]沟槽型SiC JFET器件及其制备方法

说明书

本发明涉及功率半导体技术领域，具体提供一种沟槽型SiC JFET器件及其制备方法，其中器件包括：漏极金属层；N+型衬底层，形成在漏极金属上，形成器件的背面漏极欧姆接触；N型缓冲层，形成在N+型衬底层上；N‑型漂移区，形成在N型缓冲层上，并且其远离N型缓冲层的一侧具有两个对称的离子注入区；P型掺杂区，形成在N‑型漂移区的两个离子注入区的侧壁上；P+欧姆接触区，形成在P型掺杂区上；栅极金属层，形成在P+欧姆接触区上；N+欧姆接触区，位于P+欧姆接触区之上，连接P型掺杂区和N‑型漂移区；源极金属层，形成在所述N+欧姆接触区上；所述N‑型漂移区上的两个所述离子注入区之间通过两个离子注入区中形成的P型掺杂区和P+欧姆接触区形成垂直沟道。

技术领域

本发明涉及功率半导体技术领域，尤其涉及一种沟槽型SiC JFET器件及其制备方法。

背景技术

由于硅（Si）材料的禁带宽度较窄，对高温高压等环境的承受能力较差，传统的Si功率器件已经无法满足航空航天、轨道交通、新能源等先进领域对器件性能的要求。

在现有的单极型功率半导体器件中，SiCMOSFET器件由于SiC/SiO2界面性能低于预期，导致其栅极氧化层的可靠性以及器件短路能力较低。

现有的SiC JFET器件是平面型器件，电流从源极流出后，需要经过一个狭长的水平沟道区域，再流入漂移区最终被漏极收集。由于狭长的横向沟道的存在，导致平面型SiCJFET器件导通电阻较大，而且器件元胞尺寸难以做到更小。并且在平面型SiC JFET器件制备中，需要通过二次外延生长得到器件顶部沟道区域，从而导致工艺较复杂、成本高。

发明内容

本发明的目的在于解决背景技术中的至少一个技术问题，提供一种沟槽型SiCJFET器件及其制备方法。

为实现上述发明目的，本发明提供一种沟槽型SiC JFET器件，包括：

漏极金属层；

N+型衬底层，形成在所述漏极金属上，形成所述器件的背面漏极欧姆接触；

N型缓冲层，形成在所述N+型衬底层上；

N-型漂移区，形成在所述N型缓冲层上，并且其远离所述N型缓冲层的一侧具有两个对称的离子注入区；

P型掺杂区，形成在所述N-型漂移区的两个离子注入区的侧壁上；

P+欧姆接触区，形成在所述P型掺杂区上；

栅极金属层，形成在所述P+欧姆接触区上；

N+欧姆接触区，位于所述P+欧姆接触区之上，连接所述P型掺杂区和所述N-型漂移区；

源极金属层，形成在所述N+欧姆接触区上；

所述N-型漂移区上的两个所述离子注入区之间通过两个离子注入区中形成的所述P型掺杂区和所述P+欧姆接触区形成垂直沟道。

根据本发明的一个方面，所述漏极金属层由金属Al形成。

根据本发明的一个方面，所述N+型衬底层为N型重参杂SiC层。

根据本发明的一个方面，所述N型缓冲层为N型参杂SiC层。

根据本发明的一个方面，所述N-型漂移区为N型轻参杂SiC层。

根据本发明的一个方面，所述P型掺杂区为P型参杂SiC层，通过离子注入Al离子形成。

根据本发明的一个方面，所述P+欧姆接触区为P型重参杂SiC层，通过离子注入Al离子形成，形成栅极欧姆接触。

根据本发明的一个方面，所述N+欧姆接触区为N型重参杂SiC层，通过离子注入N离子形成，形成源极欧姆接触。