[发明专利]一种硅PNP晶体管抗电离总剂量辐射加固工艺在审
| 申请号: | 202210398920.8 | 申请日: | 2022-04-15 |
| 公开(公告)号: | CN114944335A | 公开(公告)日: | 2022-08-26 |
| 发明(设计)人: | 吕贺;梅博;安兆嵬;孙毅;王乾元;曹爽;莫日根;李鹏伟;于庆奎;张洪伟;赵玉玲;张礼;杨剑群 | 申请(专利权)人: | 中国空间技术研究院 |
| 主分类号: | H01L21/331 | 分类号: | H01L21/331;H01L21/26 |
| 代理公司: | 中国航天科技专利中心 11009 | 代理人: | 茹阿昌 |
| 地址: | 100194 *** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 pnp 晶体管 电离 剂量 辐射 加固 工艺 | ||
1.一种硅PNP晶体管抗电离总剂量辐射加固工艺,其特征在于,包括:
在衬底(1)上生长出外延层(2);
在外延层(2)上进行一次氧化处理,获得氧化层;
在获得的氧化层表面采用光刻工艺方式刻蚀出第一基区位置;
在第一基区位置采用N型杂质注入方式,形成第一基区(4);进行二次氧化处理,生长一层氧化层;
在氧化层的上表面采用光刻工艺方式刻蚀出发射区位置;
在发射区位置采用P型杂质注入方式,形成发射区(5);进行三次氧化处理生长一层氧化层;
在氧化层的上表面采用光刻工艺方式刻蚀出第二基区位置;
在衬底(1)表面上进行重金属掺杂处理;
将完成重金属制作的硅外延片采用N型杂质注入方式形成第二基区(6),进行四次氧化处理,生长一层氧化层,获得完成氧化的硅外延片;
将完成氧化的硅外延片采用光刻工艺方式刻蚀出发射区引线孔和基区引线孔,用于引出电极;
在氧化层上采用金属化和光刻工艺方式制备出基极(7)和发射极(8);
进行钝化层淀积,获得作为保护层的钝化层(9);
在衬底(1)表面进行抛光处理,得到硅PNP晶体管。
2.根据权利要求1所述的一种硅PNP晶体管抗电离总剂量辐射加固工艺,其特征在于:所述氧化处理均采用干氧氧化和湿氧氧化依次交替进行生长氧化层,氧化的温度为950℃~1100℃。
3.根据权利要求1所述的一种硅PNP晶体管抗电离总剂量辐射加固工艺,其特征在于:衬底(1)为掺杂浓度大于8*1018cm-3的P型半导体材料。
4.根据权利要求1所述的一种硅PNP晶体管抗电离总剂量辐射加固工艺,其特征在于:外延层(2)为掺杂浓度取值范围为2.2*1015~3.4*1015cm-3的P型半导体材料。
5.根据权利要求1所述的一种硅PNP晶体管抗电离总剂量辐射加固工艺,其特征在于:所述N型杂质的粒子为氮、磷、砷和锑中的任意一种,所述P型杂质的粒子为硼、铝、镓和铟中的任意一种。
6.根据权利要求1所述的一种硅PNP晶体管抗电离总剂量辐射加固工艺,其特征在于:所述N型杂质注入剂量不低于1*1014cm-2。
7.根据权利要求1所述的一种硅PNP晶体管抗电离总剂量辐射加固工艺,其特征在于:选用高温扩散溅铂的方式进行重金属掺杂,温度取值范围为900℃~1000℃。
8.根据权利要求1所述的一种硅PNP晶体管抗电离总剂量辐射加固工艺,其特征在于:所述钝化层(9)的材料为二氧化硅,二氧化硅的厚度大于0.2μm。
9.根据权利要求1所述的一种硅PNP晶体管抗电离总剂量辐射加固工艺,其特征在于:所述光刻工艺中的腐蚀采用干法腐蚀或采用湿法腐蚀。
10.根据权利要求1所述的一种硅PNP晶体管抗电离总剂量辐射加固工艺,其特征在于:所述金属化采用物理气相淀积或化学气相淀积方式,金属化选用的金属材料为铝、铜、金、钛铝、铝铜、铝硅铜、钛镍银和钛镍金中的任意一种或多种。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国空间技术研究院,未经中国空间技术研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210398920.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





