[发明专利]一种用于SPI总线的通信方法、装置、设备及存储介质

说明书

本申请公开了一种用于SPI总线的通信方法、装置、设备及存储介质，该方法包括：对数据包的目标数据进行CRC运算，得到第一校验值；启动SPI通信，依次向FPGA发送目标数据中每个字节数据，以便FPGA将收到的当前字节数据结合收到的上一个字节数据经CRC运算得到的第二校验值再次进行CRC运算，以更新第二校验值；在发送完目标数据后，接收FPGA更新后的第二校验值，并判断第一校验值和更新后的第二校验值是否一致；若是，则判定FPGA接收的目标数据有效；若否，则重新启动SPI通信的操作，直至判定FPGA接收的目标数据有效。上述通信方法只需通过一次通信过程，就知道是否写成功，进而能够实现高效可靠的通信。

技术领域

本发明涉及通信技术领域，特别是涉及一种用于SPI总线的通信方法、装置、设备及存储介质。

背景技术

微控制单元(Microcontroller Unit，MCU)和现场可编程逻辑门阵列(FieldProgrammable Gate Array，FPGA)通过串行外设接口(Serial Peripheral Interface，SPI)总线通信，MCU作为通信Master，FPGA作为通信Slave。MCU通过SPI总线读数据的时候，不知读到的数据是正确的还是有误码的；MCU通过SPI总线写数据的时候，不知对端的FPGA是否收到正确的数据，对端的FPGA也不知收到的数据是否正确，这样导致通信不可靠。

目前，为了解决上述问题，现有方法是在通信数据中增加循环冗余校验(CyclicRedundancy Check，CRC)机制。读数据时，MCU启动通信，FPGA计算出此次发送数据的CRC_FPGA并附在数据后面，MCU收到数据后根据收到的数据计算出数据的CRC_MCU，如果CRC_MCU和CRC_FPGA相当，表示此次读数据正确，否则此次读数据错误，需要再次启动读数据流程。而写数据时，MCU先计算出此次发送数据的CRC_MCU并附在数据后面，FPGA收到后计算出接收到的数据的CRC_FPGA，如果CRC_MCU和CRC_FPGA相等，那么FPGA接收的数据就是正确无误的；但是，此时MCU并不知FPGA有没有正常接收到数据，所以MCU需要启动读数据流程把数据回读回来，如果读回来的值等于写入的值，那么写数据成功，否则写数据失败，需要再次启动写数据流程，例如：MCU要写寄存器0x12为0xaabbccdd，那么，即使MCU在数据中加入了CRC，在发送完后，需要读一下寄存器0x12是不是0xaabbccdd，才知道上次写数据成功还是失败，也就是要经历一个“写数据，回读数据”即二次通信，这样的方式效率偏低。

因此，如何解决在写数据时效率偏低的问题，是本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本发明的目的在于提供一种用于SPI总线的通信方法、装置、设备及存储介质，只需通过一次通信过程，就可以实现高效可靠的通信。其具体方案如下：

一种用于SPI总线的通信方法，应用于MCU，包括：

对数据包的目标数据进行CRC运算，得到第一校验值；

启动SPI通信，依次向FPGA发送所述目标数据中每个字节数据，以便FPGA将收到的当前字节数据结合收到的上一个字节数据经CRC运算得到的第二校验值再次进行CRC运算，以更新所述第二校验值；

在发送完所述目标数据后，接收FPGA更新后的所述第二校验值，并判断所述第一校验值和更新后的所述第二校验值是否一致；

若是，则判定FPGA接收的所述目标数据有效；若否，则重新启动SPI通信的操作，直至判定FPGA接收的所述目标数据有效。

优选地，在本发明实施例提供的上述用于SPI总线的通信方法中，在所述接收FPGA更新后的所述第二校验值的同时，还包括：