[发明专利]一种用于集成电路的可控硅静电防护器件在审
| 申请号： | 202210313795.6 | 申请日： | 2022-03-28 |
| 公开（公告）号： | CN114695345A | 公开（公告）日： | 2022-07-01 |
| 发明（设计）人： | 董树荣;俞方俊;朱信宇;邓非凡;陈奕鹏 | 申请（专利权）人： | 浙江大学 |
| 主分类号： | H01L27/02 | 分类号： | H01L27/02 |
| 代理公司： | 杭州天勤知识产权代理有限公司 33224 | 代理人： | 曹兆霞 |
| 地址： | 310058 浙江*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 用于 集成电路 可控硅 静电 防护 器件 | ||
1.一种用于集成电路的可控硅静电防护器件，包括衬底以及设于衬底上的器件区，其特征在于，所述器件区包括相邻设置的N阱和P阱，
所述N阱内设有第一N+注入区、第一P+注入区和第二P+注入区，
所述P阱内设有第二N+注入区、第三N+注入区和第三P+注入区，
所述器件区外还设有第一多晶硅和第二多晶硅，所述第一多晶硅与第一P+注入区、N阱以及第二P+注入区构成PMOS管；所述第二多晶硅与第二N+注入区、P阱以及第三N+注入区构成NMOS管；
所述第一P+注入区、第一多晶硅、第二N+注入区通过金属导线相连并接入电学阳极；所述第二P+注入区、第二多晶硅、第三N+注入区通过金属导线相连并接入电学阴极；所述第一N+注入区与第三P+注入区通过金属导线相连。
2.根据权利要求1所述的用于集成电路的可控硅静电防护器件，其特征在于，所述第一N+注入区、第一P+注入区和第二P+注入区向着靠近P阱的方向依次设于N阱内；所述第二N+注入区、第三N+注入区和第三P+注入区向着远离N阱的方向依次设于P阱内。
3.根据权利要求2所述的用于集成电路的可控硅静电防护器件，其特征在于，所述N阱和P阱上均设有若干个用于防止漏电的隔离槽。
4.根据权利要求3所述的用于集成电路的可控硅静电防护器件，其特征在于，所述隔离槽包括：
设于第一N+注入区与第一P+注入区之间的第一隔离槽，
设于第二P+注入区与第二N+注入区之间的第二隔离槽，
设于第三N+注入区与第三P+注入区之间的第三隔离槽。
5.根据权利要求4所述的用于集成电路的可控硅静电防护器件，其特征在于，所述隔离槽还包括：
设于第一N+注入区与N阱边缘之间的第四隔离槽，
设于第三P+注入区与P阱边缘之间的第五隔离槽。
6.根据权利要求5所述的用于集成电路的可控硅静电防护器件，其特征在于，所述第一隔离槽、第三隔离槽、第四隔离槽、第五隔离槽沿着衬底长度方向的尺寸相等，
所述第二隔离槽沿着衬底长度方向的尺寸为第一隔离槽沿着衬底长度方向的尺寸的1.5-2.5倍。
7.根据权利要求4所述的用于集成电路的可控硅静电防护器件，其特征在于，所述第二隔离槽设于N阱和P阱的连接处且一部分位于N阱、另一部分位于P阱。
8.根据权利要求1所述的用于集成电路的可控硅静电防护器件，其特征在于，所述衬底为P型衬底。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江大学，未经浙江大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202210313795.6/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
