[发明专利]一种大功率高电压晶体管的实现方法

说明书

本发明提供了一种大功率高电压晶体管的实现方法，包括：在n型硅衬底上依次生长n+外延层与n‑外延层；生长栅极氧化层，淀积多晶硅层；形成栅极图案和p‑沟道区的图案，通过硼离子掺杂和硼扩散形成p‑沟道区；光刻定义晶体管n+源极区与n+漏极区图形，通过磷离子掺杂和扩散形成n+源极区与n+漏极区；对n+源极区与n+漏极区进行退火，将晶体管中的n+源极和n+漏极、栅极氧化层以及多晶硅层的交界区氧化至最佳厚度；淀积层间氧化物，光刻与刻蚀形成与栅极,源极和漏极的欧姆接触窗口，淀积金属层，形成晶体管的金属化互联。既可消除对n+源极区中的栅极氧化层的刻蚀，也可以防止对栅极氧化层的底部切入，同时，也消除了栅极氧化物延栅极边缘击穿的可能性。

技术领域

本发明涉及半导体技术领域，特别涉及一种大功率高电压晶体管的实现方法。

背景技术

目前，制造大功率高电压双扩散金属氧化物半导体场效应管的(DMOSFET)的已知方法，包括：具有n-n+表面上的保护性氧化物的外延硅结构，蚀刻保护性氧化物，形成栅极氧化物，淀积多晶硅层，形成栅极的光刻图案，刻蚀多晶硅层，通过硼离子掺杂和硼的扩散形成p-沟道区，通过磷离子注入与扩散形成n+源极区，经过氧化物刻蚀，层间氧化物淀积，形成与栅极和源极的接触区域，然后淀积金属化层；

然而，该方法具有以下缺点：在蚀刻栅极氧化物期间，在多晶硅栅极下方发生氧化物的侧切，并且在栅极边缘区域中的多晶硅栅极与n+源极之间形成间隙，该间隙随后被层间氧化物填充，而且，对于介电系数而言，层间氧化物的介电击穿性比栅极氧化物差，则栅极和n+源极之间的氧化物击穿将沿着栅极边缘发生，最终降低了栅极氧化物的击穿电压并增加了栅极-源极击穿电压；

因此，为了克服存在的问题，本发明提供了一种大功率高电压晶体管的实现方法，通过氧化等工艺步骤将晶体管n+源极、n+漏极、栅极氧化层以及多晶硅层的交界区氧化至最佳厚度，既可消除对n+源极区中的栅极氧化层的刻蚀，也可以防止对栅极氧化层的底部切入，同时，也消除了栅极氧化物沿栅极边缘击穿的可能性。

发明内容

本发明提供一种大功率高电压晶体管的实现方法，用以通过氧化等工艺步骤将晶体管n+源极、n+漏极、栅极氧化层以及多晶硅层的交界区氧化至最佳厚度，既可消除对n+源极区中的栅极氧化层的刻蚀，也可以防止对栅极氧化层的底部切入，同时，也消除了栅极氧化物延栅极边缘击穿的可能性。

一种大功率高电压晶体管的实现方法，包括：

步骤1：在n型硅衬底上依次生长n+外延层与n-外延层，并在所述n-外延层的表面上生长保护性氧化硅；

步骤2：去除所述保护性氧化硅，在所述n-外延层的表面上生长栅极氧化层，并在所述栅极氧化层上淀积多晶硅层；

步骤3：在所述栅极氧化层与多晶硅层上通过光刻与刻蚀法形成栅极图案和p-沟道区的图案，然后，基于所述p-沟道区的图案并通过硼离子掺杂和硼扩散形成p-沟道区，在p-沟道区生长保护性氧化硅；

步骤4：在所述p-沟道区的保护性氧化层上光刻定义晶体管n+源极区与n+漏极区的图形，蚀刻所述p-沟道区的保护性氧化层，并通过磷离子掺杂和磷扩散形成n+源极区与n+漏极区；

步骤5:在淀积层间氧化物之前，对n+源极区与n+漏极区进行退火，将晶体管中的n+源极和n+漏极、栅极氧化层以及多晶硅层的交界区氧化至最佳厚度；

步骤6:淀积层间氧化物，并在所述层间氧化物上通过光刻与刻蚀形成与栅极,源极和漏极的欧姆接触窗口，淀积金属层，并在所述金属层上通过光刻与刻蚀形成晶体管的金属化互联。

优选的，一种大功率高电压晶体管的实现方法，步骤5中,所述最佳厚度，包括：

所述最佳厚度为所述栅极氧化层厚度的一至三倍。

优选的，一种大功率高电压晶体管的实现方法，还包括：