[发明专利]存储器系统在审
| 申请号: | 202210160194.6 | 申请日: | 2022-02-22 |
| 公开(公告)号: | CN115862693A | 公开(公告)日: | 2023-03-28 |
| 发明(设计)人: | 木村史法 | 申请(专利权)人: | 铠侠股份有限公司 |
| 主分类号: | G11C5/06 | 分类号: | G11C5/06;H01L23/00;H01L23/31;H01L25/18;H05K1/18;H10B80/00 |
| 代理公司: | 北京市中咨律师事务所 11247 | 代理人: | 张洁;段承恩 |
| 地址: | 日本*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 存储器 系统 | ||
1.一种存储器系统,具备第1封装体、第2封装体和控制器,
所述第1封装体包括:
第1存储器芯片,其能够存储数据;和
第1芯片,其包括第1电路,所述第1电路基于第1信号,控制ODT动作即片内终结动作,所述第1信号是存储于所述第1存储器芯片的数据的读取的控制信号,
所述第2封装体包括:
第2存储器芯片,其能够存储数据;和
第2芯片,其包括第2电路,所述第2电路基于所述第1信号,控制ODT动作,
所述控制器向所述第1芯片和所述第2芯片发送所述第1信号。
2.根据权利要求1所述的存储器系统,
在对于所述第1存储器芯片的写入动作的情况下,
所述第1芯片的所述第1电路不执行ODT动作,
所述第2芯片的所述第2电路执行ODT动作。
3.根据权利要求2所述的存储器系统,
在对于所述第1存储器芯片的读取动作的情况下,所述第2芯片的所述第2电路不执行ODT动作。
4.根据权利要求3所述的存储器系统,
在所述写入动作中,所述控制器将地址信息与所述第1信号一起向所述第1芯片和所述第2芯片进行发送时,所述第1信号为第1逻辑电平,
在所述读取动作中,所述控制器将地址信息与所述第1信号一起向所述第1芯片和所述第2芯片进行发送时,所述第1信号为与所述第1逻辑电平不同的第2逻辑电平。
5.根据权利要求1至4中任一项所述的存储器系统,
所述第2芯片还包括接收所述第1信号的第1引脚以及接收其他信号的第2引脚,
所述第2电路还包括第3电路以及在所述第1引脚或所述第2引脚与供给对于所述第2电路的电源电压的节点之间串联连接的第1电阻元件和第1切换元件,
所述第3电路向所述第1切换元件发送基于所述第1信号的第4信号,
所述第1切换元件基于所述第4信号被控制。
6.根据权利要求5所述的存储器系统,
在对于所述第1存储器芯片的写入动作的情况下,
所述第1切换元件基于所述第4信号被控制为连接状态。
7.根据权利要求5所述的存储器系统,
在对于所述第1存储器芯片的读取动作的情况下,
所述第1切换元件基于所述第4信号被控制为非连接状态。
8.根据权利要求1至7中任一项所述的存储器系统,
所述第1存储器芯片和所述第2存储器芯片包括NAND型闪速存储器的电路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司,未经铠侠股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210160194.6/1.html,转载请声明来源钻瓜专利网。





