[发明专利]集成电路结构及其形成方法

说明书

形成集成电路结构的方法包括形成晶体管的源极/漏极区，在源极/漏极区上方形成第一层间电介质，以及在源极/漏极区上方形成下部源极/漏极接触插塞，并且下部源极/漏极接触插塞电耦合至源极/漏极区。下部源极/漏极接触插塞延伸至第一层间电介质中。方法还包括在第一层间电介质和下部源极/漏极接触插塞上方沉积蚀刻停止层，在蚀刻停止层上方沉积第二层间电介质；以及执行刻蚀工艺以蚀刻第二层间电介质、蚀刻停止层和第一层间电介质的上部来形成开口，并且下部源极/漏极接触插塞的顶表面和侧壁暴露至开口；以及在开口中形成上部接触插塞。本发明的实施例还涉及集成电路结构以及另一种一种集成电路结构。

技术领域

本发明的实施例涉及集成电路结构及其制造方法。

背景技术

在集成电路的制造中，将接触插塞用于电耦合至晶体管的源极和漏极区以及栅极。通常将源极/漏极接触插塞连接至源极/漏极硅化物区，其形成工艺包括形成接触开口以暴露源极/漏极区、沉积金属层、在金属层上方沉积阻挡层、执行退火工艺以使金属层与源极/漏极区反应，将金属填充至剩余的接触开口中，以及执行化学机械抛光(CMP)工艺以去除多余的金属。

发明内容

本发明的一些实施例提供了一种形成集成电路结构的方法，包括：形成晶体管的源极/漏极区；在源极/漏极区上方形成第一层间电介质；在源极/漏极区上方形成下部源极/漏极接触插塞，并且下部源极/漏极接触插塞电耦合至源极/漏极区，其中，下部源极/漏极接触插塞延伸至第一层间电介质中；在第一层间电介质和下部源极/漏极接触插塞上方沉积蚀刻停止层；在蚀刻停止层上方沉积第二层间电介质；执行刻蚀工艺以蚀刻第二层间电介质、蚀刻停止层和第一层间电介质的上部来形成开口，并且下部源极/漏极接触插塞的顶表面和侧壁暴露至开口；以及在开口中形成上部接触插塞。

本发明的另一些实施例提供了一种集成电路结构，包括：栅极堆叠件，位于半导体区域上方；源极/漏极区，在栅极堆叠件一侧上；源极/漏极硅化物区，位于源极/漏极区上方；第一层间电介质，位于源极/漏极硅化物区上方；下部源极/漏极接触插塞，位于源极/漏极硅化物区上方并且接触源极/漏极硅化物区；蚀刻停止层，位于第一层间电介质和下部源极/漏极接触插塞上方；第二层间电介质，位于蚀刻停止层上方；以及上部源极/漏极接触插塞，贯穿第二层间电介质和蚀刻停止层，并且延伸至第一层间电介质的上部中，其中，上部源极/漏极接触插塞的第一侧壁接触下部源极/漏极接触插塞的第二侧壁。

本发明的又一些实施例提供了一种集成电路结构，包括：半导体区域；源极/漏极区，延伸至半导体区域中；第一层间电介质，位于源极/漏极区上方；第一源极/漏极接触插塞，位于源极/漏极区上方并且电耦合至源极/漏极区，其中，第一源极/漏极接触插塞包括：金属区；金属氮化物层，具有环绕金属区的第一部分；以及金属层，具有环绕金属氮化物层的第二部分；以及第二源极/漏极接触插塞包括：第一侧壁，与金属区的第二侧壁物理接触以形成垂直界面；以及底部边缘，与金属氮化物层和金属层的顶部边缘物理接触。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的方面。需要注意的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图7、图8A、图8B、图9A、图9B、图10A、图10B以及图11至图20是根据一些实施例的形成晶体管和对应的接触插塞的中间阶段的立体图和截面图。

图21示出了根据一些实施例的用于形成晶体管和接触插塞的工艺流程。

具体实施方式