[发明专利]一种存储结构和半导体存储器

权利要求书

1.一种存储结构，其特征在于，所述存储结构包括控制模块、多个信号处理模块以及与所述多个信号处理模块对应连接的多个BG模块；其中，

所述控制模块，用于接收初始命令信号，并对所述初始命令信号进行延时处理，得到目标控制信号；

所述信号处理模块，用于接收BG信号以及所述目标控制信号，并对所述BG信号和所述目标控制信号进行信号合并处理，得到具有BG信息的目标信号；其中，所述BG信号携带有BG信息，所述BG信息用于确定所述目标信号对应发送的BG模块。

2.根据权利要求1所述的存储结构，其特征在于，所述控制模块和所述多个信号处理模块位于所述存储结构的中心位置，且所述多个信号处理模块分布于所述控制模块的周围且呈上下和左右对称结构。

3.根据权利要求2所述的存储结构，其特征在于，所述多个BG模块与所述多个信号处理模块一一对应；其中，所述多个BG模块位于所述存储结构的外围位置，且所述多个BG模块呈上下和左右对称结构。

4.根据权利要求3所述的存储结构，其特征在于，所述多个BG模块包括第一BG模块、第二BG模块、第三BG模块和第四BG模块，所述多个信号处理模块包括第一信号处理模块、第二信号处理模块、第三信号处理模块和第四信号处理模块；其中，

所述第一BG模块位于所述第一信号处理模块的左上位置，所述第二BG模块位于所述第二信号处理模块的右上位置，所述第三BG模块位于所述第三信号处理模块的左下位置，所述第四BG模块位于所述第四信号处理模块的右下位置。

5.根据权利要求4所述的存储结构，其特征在于，所述存储结构还包括第一连接线、第二连接线、第三连接线和第四连接线；其中，

所述第一连接线，用于连接所述第一信号处理模块和所述第一BG模块；

所述第二连接线，用于连接所述第二信号处理模块和所述第二BG模块；

所述第三连接线，用于连接所述第三信号处理模块和所述第三BG模块；

所述第四连接线，用于连接所述第四信号处理模块和所述第四BG模块。

6.根据权利要求5所述的存储结构，其特征在于，所述第一连接线、所述第二连接线、所述第三连接线和所述第四连接线呈上下和左右对称结构。

7.根据权利要求1所述的存储结构，其特征在于，所述控制模块包括若干个延时子模块，其中，

所述控制模块，具体用于通过所述若干个延时子模块对所述初始命令信号进行延时处理，得到所述目标控制信号。

8.根据权利要求7所述的存储结构，其特征在于，

所述初始命令信号至少包括下述之一：写命令信号和读命令信号；

所述目标控制信号至少包括下述之一：列地址译码控制信号、本地数据线LIO预充电控制信号、本地数据线LIO写使能信号和本地数据线LIO读使能信号。

9.根据权利要求1所述的存储结构，其特征在于，

所述BG模块，用于根据所述BG信息对应接收所述目标信号，并根据所述目标信号执行以下的至少一项操作：

控制列地址译码操作、控制本地数据线LIO预充电操作、控制本地数据线LIO写使能操作和控制本地数据线LIO读使能操作。

10.根据权利要求1所述的存储结构，其特征在于，所述信号处理模块是由若干个与非门和非门组成。

11.根据权利要求1至10任一项所述的存储结构，其特征在于，所述存储结构还包括译码模块；其中，

所述译码模块，用于接收输入信号，并对所述输入信号进行译码处理，得到至少一个BG信号和所述初始命令信号。