[发明专利]一种超高清SDI、IP多画面信号处理器有效
| 申请号: | 202210015791.X | 申请日: | 2022-01-07 |
| 公开(公告)号: | CN114339106B | 公开(公告)日: | 2023-06-09 |
| 发明(设计)人: | 鲍放;赵贵华;蔺飞;徐停停;袁旭稚;孙培;姜斌 | 申请(专利权)人: | 北京格非科技股份有限公司 |
| 主分类号: | H04N5/765 | 分类号: | H04N5/765;H04N5/268 |
| 代理公司: | 北京汇信合知识产权代理有限公司 11335 | 代理人: | 孙民兴 |
| 地址: | 100085 北京市海淀区上地*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 超高 sdi ip 画面 信号 处理器 | ||
1.一种超高清SDI、IP多画面信号处理器,其特征在于,包括:
SDI信号输入接口和SDI信号输出接口,用于输入SDI信号和输出显示画面;
IP信号输入/输出模块,用于输入IP信号和输出显示画面;
调度矩阵模块,调度矩阵模块与所述SDI信号输入接口、SDI信号输出接口和IP信号输入/输出模块相连,用于将不同信号调度到不同显示画面窗口,以及将显示画面调度至对应的输出接口;
主FPGA,所述主FPGA与所述调度矩阵模块相连,用于将串行SDI信号转换成并行数据,并进行统一时钟同步处理;以及,根据第一从FPGA返回的缩放数据合成输出画面;以及,叠加所述输出画面和显示元素,得到所述显示画面;
多个第一从FPGA,所有所述第一从FPGA通过I2C模块与所述主FPGA相连,用于对统一时钟同步处理后的数据进行不同分辨率的缩放,将缩放后的数据返回至所述主FPGA中;
第二从FPGA,所述第二从FPGA与所述主FPGA相连,用于对统一时钟同步处理后的音频数据进行转化,将转化后的显示元素返回至所述主FPGA中。
2.如权利要求1所述的超高清SDI、IP多画面信号处理器,其特征在于,还包括:ARM和单片机;
所述ARM通过所述单片机与所述调度矩阵模块、主FPGA和I2C模块相连,ARM与第二从FPGA相连,用于:
用户通过所述ARM控制所述调度矩阵模块,选择需要显示的信号和将不同信号调度到不同显示画面窗口;
所述调度矩阵模块根据所述ARM发送的输出格式指令将画面调度给对应的输出接口;
所述第一从FPGA根据所述ARM传递的控制指令进行不同分辨率的缩放;
所述第二从FPGA根据用户通过ARM输入的文字,转换成键信号以及填充信号,以及将音频根据PCM音量大小以及音频通道数形成动态音柱图文,最终转化为显示元素。
3.如权利要求2所述的超高清SDI、IP多画面信号处理器,其特征在于,在所述ARM中建立HTTP协议栈,配置WEBserver,控制设备通过WEB页面完成对不同通道画面的位置、大小、需要叠加的字符配置。
4.如权利要求1所述的超高清SDI、IP多画面信号处理器,其特征在于,所述第一从FPGA将接收的数据写入DDR中进行完成画面缩放处理。
5.如权利要求1所述的超高清SDI、IP多画面信号处理器,其特征在于,所述主FPGA,包括:
串并转换模块,用于将输入的串行SDI信号转换成20位的并行数据;
合成模块,用于根据第一从FPGA返回的缩放数据合成输出画面;
叠加模块,用于叠加所述输出画面和显示元素,得到所述显示画面。
6.如权利要求2所述的超高清SDI、IP多画面信号处理器,其特征在于,所述第一从FPGA的数量为4个,4个从FPGA可实现最大8路4K超高清信号的处理。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京格非科技股份有限公司,未经北京格非科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210015791.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:基坑钢支撑液压轴力盒
- 下一篇:一种压力安全仪表





