[发明专利]配线数据生成装置、描绘系统以及配线数据生成方法

说明书

本发明的设计配线数据取得部(820)取得用以示出设计配线(411D)的设计配线数据，设计配线(411D)用以将基板(W)上位于设计位置(311pd)的元件电极(311)以及连接目标电极(321)彼此连接。局部配线数据生成部(830)生成用以示出局部配线(411R)的局部配线数据，局部配线(411R)通过删除设计配线(411D)中的元件电极(311)的设计位置(311pd)的周边部分而获得。实际位置数据取得部(860)取得实际位置数据，实际位置数据示出基板(W)上的元件电极(311)的实际位置(311pr)。修正配线数据生成部(880)生成用以示出修正配线(411C)的修正配线数据，修正配线(411C)用以将局部配线(411R)以及位于实际位置(311pr)的元件电极(311)彼此连接。

技术领域

本发明有关于一种配线数据生成装置、描绘系统以及配线数据生成方法。

背景技术

在芯片优先(chip first)型的SIP(System In Package；系统级封装)或者WLP(Wafer Level Package；晶圆级封装)的制造制程中，使用再次配线层进行IC(IntegratedCircuit；集成电路)之间或者在IC的焊垫与凸块之间的配线。此时，需要与已接合于作为支撑体的基板上的IC的配置误差对应。

在通过使用了掩膜的步进式曝光机进行用以形成再次配线层的曝光处理的情形中，会与配置误差对应地针对曝光的重合微调整位置以及角度等。然而，通过这种微调整所进行的对应存在限度。尤其，在一次性进行用以形成已排列于基板上的多个IC用的再次配线层的曝光的情形中，由于通常各个IC具有各自的误差配置，因此仅通过一次性曝光中的重合的微调整难以充分地对应各个IC的配置误差。若与配置误差的对应不充分，则会产生再次配线层中的连接不良。

相对于此，已知有一种技术，不使用掩膜地扫描曝光用的光束，借此进行直接曝光。依据这种技术，与使用掩膜的手法相比，容易与IC的配置误差对应。即，在存在配置误差的情形中，因应配置误差从最初重新设计配线图案，借此生成用以示出已修正的配线图案的配线数据。通常所生成的配线数据具有掩膜CAD(Computer Aided Design；计算机辅助设计)用的格式(format)，在此情形中施予描绘装置用的RIP(Raster Image Processing；光栅图像处理)，借此被转换成光栅数据(raster data)形式的描绘数据。描绘装置使用描绘数据进行直接曝光。然而，于这种重新设计所引起的配线数据的生成需要庞大的计算负担。因此，已提出一种技术，在直接曝光技术中缩短已与配置误差对应的配线数据的生成所需的时间。

例如，日本特开2016-71022号公报(专利文献1)公开了一种方法，生成用以示出连接配线图案的连接配线数据。连接配线图案基于网络联机表(netlist)所规定的预定的连接关系电连接已配置于基板上的半导体芯片所具有的各个电极以及设置于基板的连接目标电极。在这种方法中，通过芯片状态来定义基准芯片，芯片状态为以预定的基准位置以及预定的基准角度将半导体芯片配置于基板上的状态。在以基准角度将基准芯片配置于基准位置的状态下，生成基准芯片区域的基准扇出配线。此外，针对与芯片区域邻接的再次配线区域的对象配线图案生成有网络联机表。而且，因应半导体芯片的配置误差，从基准扇出配线生成针对基板上的半导体芯片的扇出配线；基于网络联机表，以连接于半导体芯片的扇出配线的方式应配置误差再次配线对象配线图案，从而生成新的配线图案。依据这种技术，由于无须从最初重新设计配线图案，因此能有效率地生成与配置误差对应的配线数据。

现有技术文献

专利文献

专利文献1：日本特开2016-71022号公报

发明内容

发明要解决的问题