[实用新型]一种低压屏蔽栅MOSFET器件

说明书

本实用新型公开了一种低压屏蔽栅MOSFET器件，包括MOSFET器件本体，MOSFET器件本体主要包括N外延硅衬底及刻蚀在该N外延硅衬底内的若干沟槽，沟槽的中下部内壁上形成有一层场氧化层，该场氧化层内填充设置有一层屏蔽栅多晶硅，屏蔽栅多晶硅的顶部设置有一层栅间氧化层，所述栅间氧化层的顶部设置有控制栅及栅氧化层，所述栅氧化层形成在沟槽的上部侧壁上；所述N外延硅衬底的背面设置有一层由金属形成的漏极；其制作方法主要是在屏蔽栅形成后利用热氧化工艺在沟槽侧壁，屏蔽栅的顶部生长氧化层，该氧化层厚度足够厚，能够完全填充了屏蔽栅上部的沟槽，后续进行氧化层回刻形成屏蔽栅和控制栅之间的栅间氧化层。

技术领域

本实用新型涉及功率半导体器件技术领域，具体涉及一种低压屏蔽栅MOSFET器件。

背景技术

屏蔽栅MOSFET器件和传统的沟槽型MOSFET相比具有导通电阻低，开关损耗低的优点，因此在中低压功率半导体市场的应用逐渐增加。屏蔽栅沟槽型MOSFET结构的栅极同时包含屏蔽栅和控制栅，屏蔽栅的存在使器件击穿时纵向电场类似于矩形分布，与传统沟槽型MOSFET相比应用较小电阻率的外延就可以得到较高的击穿电压，从而使器件具有较小的导通电阻。根据屏蔽栅与控制栅在沟槽中相对位置，屏蔽栅MOSFET器件通常分为上下结构和左右结构两种。由于低压屏蔽栅MOSFET的场氧化层厚度较薄，在屏蔽栅两侧的栅极过于狭窄，所以目前低压的屏蔽栅MOSFET器件一般都采用上下结构。

目前上下结构的屏蔽栅MOSFET器件通常在场氧化层形成，多晶硅屏蔽栅填充回刻形成屏蔽栅后，采用HDP填充和回刻来形成栅间氧化层（Inter Poly Oxide）。这种工艺方法成本比较高；且随着器件尺寸的减小，沟槽宽度减小，HDP 填充时的深宽比超过了最佳范围，导致器件的栅极间氧化层填充厚度不均匀，及容易出现空洞等问题，从而导致器件的漏电较大，可靠性较差等问题。

发明内容

本实用新型要解决的技术问题在于，针对现有技术的上述缺陷，提供一种可有效提高器件的可靠性、能与现有工艺兼容且能降低生产成本的低压屏蔽栅MOSFET器件及其制作方法。

本实用新型的目的是通过如下技术方案来完成的，一种低压屏蔽栅MOSFET器件，包括MOSFET器件本体，所述MOSFET器件本体主要包括N外延硅衬底及刻蚀在该N外延硅衬底内的若干沟槽，所述沟槽的中下部内壁上形成有一层场氧化层，该场氧化层内填充设置有一层屏蔽栅多晶硅，屏蔽栅多晶硅的顶部设置有一层由氧化层刻蚀形成的栅间氧化层（Inter Poly Oxide），所述栅间氧化层（Inter Poly Oxide）的顶部设置有控制栅及栅氧化层，所述栅氧化层形成在沟槽的上部侧壁上；所述N外延硅衬底的背面设置有一层由金属形成的漏极。

进一步地，所述控制栅的截面为倒梯形结构且所述栅间氧化层（Inter PolyOxide）的形状与控制栅的截面形状相似以使得栅间氧化层（Inter Poly Oxide）的顶部宽度大于底部宽度，所述控制栅及栅氧化层的顶部与N外延硅衬底的顶部齐平或略低于硅表面。

一种低压屏蔽栅MOSFET器件的制作方法，所述制作方法包括如下步骤：

1）在选定的N外延硅衬底上淀积氧化层作为硬掩模，使用第一张掩膜版光刻出沟槽并进行深沟槽刻蚀，以同时形成原胞区和终端区的沟槽；

2）根据产品击穿电压的需求制备相应厚度的场氧化层；

3）沉积多晶硅，利用第二张掩膜版进行有源区的光刻，刻蚀掉原胞区沟槽中0.5~1um深度的多晶硅形成屏蔽栅多晶硅，并刻蚀掉沟槽中0.5~1um深度的场氧化层；

4）热氧化；在原胞区沟槽侧壁、屏蔽栅多晶硅顶部及硅表面生成氧化层，该氧化层能够完全填充原胞区屏蔽栅上部的沟槽；

5）对原胞区屏蔽栅顶部的氧化层进行刻蚀以形成器件的栅间氧化层（Inter PolyOxide）；