[实用新型]适用于LDO电路的增强型缓冲器及其LDO电路

说明书

本实用新型属于电源电路领域，特别是一种适用于LDO电路的增强型缓冲器及其LDO电路，包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第一电流源I1、第二电流源I2、第三电流源I3和第四电流源I4；缓冲器的输入端VIN1为第一MOS管M1的栅极，缓冲器的输出端VOUT1为第一MOS管M1的源极，第一MOS管M1的源极分别与第一电流源I1、第三MOS管M3的漏极和第二MOS管M2的漏极连接。本实用新型输出阻抗小，并且放大管尺寸也小，不但增强了LDO的瞬态响应，而且节省空间。

技术领域

本实用新型属于电源电路领域，特别是一种适用于LDO电路的增强型缓冲器及其LDO电路。

背景技术

现在的电子产品普遍具有高速、高性能和高可靠性等特点，而电源管理类芯片作为电子设备中的一个核心组件，担负着对电能的转换、检测、传输以及其他电源管理相关的重要责任，其性能的优劣对整机的性能有着直接的影响；LDO(Low Dropout Regulator，线性稳压器)电路是电源管理芯片的一种，因其面积小，应用简单，越来越广泛应用在便携式消费类电子产品中；LDO的主要作用是为负载提供精确、稳定、低纹波、低输出噪声的直流电压，并且输入和输出的压降可以很小通常只有几百毫伏，甚至更低。参见图1a所示，LDO的经典结构主要包含了基准电压电路VREF、误差放大器电路EA、功率管MP、采样电阻R1和采样电阻R2组成的反馈回路以及负载电容C1这几个模块。然而，为了使LDO能快速响应负载变化，负载电容C1的容值常常会选得较大来为负载续流，以避免过充和欠冲电压太大，较大容值的C1会在输出端产生一个低频极点，同时误差放大器EA的高输出阻抗和功率管MP也产生一个低频极点，使得LDO存在稳定性问题。

参见图1b所示，常见的办法是在误差放大器EA和功率管MP之间添加一个缓冲器，使得功率管栅极的极点可以置于单位增益带宽之外，但是，当选择大面积的功率管MP以输出大负载电流时(如50mA以上)，大面积的功率管MP导致栅电容更大，需要设计一个具有较低输出阻抗的缓冲器；传统的缓冲器一般是简单的跟随器，其输出阻抗为其中g_m为源跟随器放大管的跨导，μ为载流子迁移率，C_ox为单位面积的栅氧化层电容，W/L为放大管的宽长比W/L，V_ov为过驱动电压，由于μ和C_ox是工艺参数不可调整，V_ov由电路动态范围等因素决定，为了降低输出阻抗，只能通过增大W/L来实现，从而导致放大管的尺寸会很大，不利于集成化的发展趋势。

发明内容

为了克服上述现有技术的缺陷，本实用新型提出一种适用于LDO电路的增强型缓冲器及其LDO电路，输出阻抗小，并且放大管尺寸也小，不但增强了LDO的瞬态响应，而且节省空间。本实用新型所要解决的技术问题是通过如下技术方案实现的：

一种适用于LDO电路的增强型缓冲器，包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第一电流源I1、第二电流源I2、第三电流源I3和第四电流源I4；缓冲器的输入端VIN1为第一MOS管M1的栅极，缓冲器的输出端VOUT1为第一MOS管M1的源极，第一MOS管M1的源极分别与第一电流源I1、第三MOS管M3的漏极、第二MOS管M2的漏极连接，第一MOS管M1的漏极分别与第二电流源I2、第二MOS管M2的栅极、第四MOS管M4的源极连接；

第二MOS管M2的源极接地；第三MOS管M3的栅极分别与第三电流源I3、第四MOS管M4的漏极、第五MOS管M5的栅极连接，第三MOS管M3的源极与输入电压VIN连接；第四MOS管M4的栅极与第六MOS管M6的栅极连接；第五MOS管M5的漏极与第六MOS管M6的漏极连接，第五MOS管M5的源极与输入电压VIN连接；第六MOS管M6的源极与第四电流源I4连接；第一电流源I1的另一端与输入电压VIN连接，第三电流源I3的另一端与输入电压VIN连接，第二电流源I2的另一端接地，第四电流源I4的另一端接地。