[发明专利]一种卫星在轨数字基带平台

说明书

本申请提供一种卫星在轨数字基带平台，包括：主控单元、多个卫星控制单元、至少一个第一非易失性存储单元、至少一个第二非易失性存储单元；第一非易失性存储单元，用于存储控制卫星控制芯片单元运行的原始程序；卫星控制单元，用于执行卫星在轨任务；主控单元，用于接收地面站发送的对于原始程序的重构程序，将重构程序写入第二非易失性存储单元，以及控制卫星控制单元重新启动，并加载第二非易失性存储单元存储的重构程序控制卫星控制单元工作，实现卫星在轨重构。

技术领域

本申请涉及航空航天技术领域，尤其涉及一种卫星在轨数字基带平台。

背景技术

随着民用航天市场的拓展，用户提出的需求变得多种多样，卫星需要实现的功能越来越复杂，因此卫星上运行的软件的算法越来越复杂，软件规模也不断的增加，因此需要使用多片FPGA(Field Programmable Gate Array，现场可编程门阵列)分工合作实现需要的功能。

在卫星在轨运行期间，若卫星上运行的软件在运行过程中出现故障或需要更新新的功能时，可以通过对FPGA芯片进行在轨重构，从而实现故障的修复以及功能的升级。

然而，由于V7系列FPGA芯片的运行程序较大，目前卫星上运行的软件采用多片FPGA芯片运行时，FPGA芯片的程序是固定的，无法实现在轨重构。

发明内容

本申请提供一种卫星在轨数字基带平台，用以解决多片FPGA芯片无法实现在轨重构的问题。

一方面，本申请提供一种卫星在轨数字基带平台，包括：主控单元、多个卫星控制单元、至少一个第一非易失性存储单元、至少一个第二非易失性存储单元；

第一非易失性存储单元，用于存储控制卫星控制芯片运行的原始程序；

卫星控制单元，用于执行卫星在轨任务；

主控单元，用于接收地面站发送的对于原始程序的重构程序，将重构程序写入第二非易失性存储单元，以及控制卫星控制单元重新启动并加载第二非易失性存储单元存储的重构程序。

本申请提供的一种卫星在轨数字基带平台，包括主控单元、存储单元、用于执行卫星在轨任务的多个卫星控制单元、一个或多个用于存储控制卫星控制单元运行的原始程序的第一非失性存储单元以及一个或多个第二非易失性存储单元。当地面站发送重构程序时，主控单元接收重构程序，将重构程序写入第二非易失性存储单元，并控制卫星控制单元重新启动，以加载第二非易失性存储单元存储的重构程序，完成了卫星控制单元的在轨重构。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

图1为本申请实施例提供的卫星在轨重构的应用场景示意图；

图2为本申请实施例提供的一种卫星在轨数字基带平台的结构示意图一；

图3为本申请实施例提供的一种卫星在轨数字基带平台的结构示意图二；

图4为本申请实施例提供的卫星在轨数字基带平台实现在轨重构的方法流程图。

通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

首先对本申请所涉及的名词进行解释：