[发明专利]标准单元放通率测试分类方法、装置、设备、程序及介质

说明书

本公开的实施例提供了标准单元放通率测试分类方法、装置、设备、计算机程序产品和可读存储介质。本公开的实施例所提供的方法包括获取布局规划图，所述布局规划图包括多个预先布置的布局块；获取待测试标准单元列表，所述待测试标准单元列表中包括多个待测试标准单元；对于所述待测试标准单元列表中的每个所述待测试标准单元，确定其在所述布局规划图中的放通率；以及根据所确定的每个所述待测试标准单元的放通率，对所述多个待测试标准单元进行分类，从而快速筛选出与芯片布局设计最匹配的标准单元，便于对匹配性差的标准单元进行优化，提升布局空间利用率。

技术领域

本公开涉及半导体技术领域，更具体地，涉及标准单元放通率测试分类方法、装置、设备、计算机程序产品和可读存储介质。

背景技术

随着芯片制造工艺水平的提升，制造者在越来越小的硅衬底表面区域内实现越来越多的电路元件，集成电路一个单芯片上包含数百万个晶体管。现今开发集成电路主要方法是在开发过程中使用标准单元。这种标准单元方式的设计方法，预先准备多种具有规定的逻辑功能的标准单元，在半导体基板上配置多个标准单元，根据用户的需要，通过使用布线连接该标准单元之间，组合这些标准单元设计出实现规定功能的集成电路。对标准单元进行分类，可以在选择标准单元时更加快速准确。

目前已有一些根据标准单元的功耗、性能、面积、可制造性对标准单元进行分类的方法。然而，这些分类方法仅围绕标准单元性质进行分类，无法衡量标准单元与芯片布局设计的匹配度，不能够快速准确选择出与芯片布局设计最匹配的标准单元。

因此，需要一种标准单元分类方法，能够通过此种分类方法，快速筛选出与芯片布局设计最匹配的标准单元，便于对匹配性差的标准单元进行优化，提升布局空间利用率。

发明内容

为了解决上述问题，本公开通过获取布局规划图，计算标准单元在布局规划图中的放通率，根据放通率对标准单元进行分类，从而快速筛选出与芯片布局设计最匹配的标准单元，便于对匹配性差的标准单元进行优化，提升布局空间利用率。

本公开的实施例提供了一种标准单元放通率测试分类方法及设备、计算机程序产品和可读存储介质。

本公开的实施例提供了一种标准单元放通率测试分类方法，所述方法包括：获取布局规划图，所述布局规划图包括多个预先布置的布局块；获取待测试标准单元列表，所述待测试标准单元列表中包括多个待测试标准单元；对于所述待测试标准单元列表中的每个所述待测试标准单元，确定其在所述布局规划图中的放通率；以及根据所确定的每个所述待测试标准单元的放通率，对所述多个待测试标准单元进行分类。

根据本公开的实施例，其中，所述布局规划图中能够放置所述标准单元的位置为标准位置；其中，对于所述待测试标准单元列表中的每个所述待测试标准单元，确定其在所述布局规划图中的放通率，包括：将所述待测试标准单元列表中的所述待测试标准单元放置在每个所述标准位置进行设计规则检查，在不产生设计规则检查违例的情况下，确定所述待测试标准单元所处位置为有效位置；利用如下方程计算所述待测试标准单元的放通率：其中，PassRatio为所述待测试标准单元的放通率，Count_标准为所述标准位置的数量，Count_有效为所述有效位置的数量。

根据本公开的实施例，根据所述待测试标准单元的放通率，对所述待测试标准单元进行分类，包括：生成n个阈值范围，其中，至少一个所述阈值范围对应一个所述待测试标准单元的类别，n＞1；根据所述待测试标准单元的放通率所处阈值范围，确定所述待测试标准单元的类别。