[发明专利]伪栅平坦化方法

说明书

本发明提供了一种伪栅平坦化方法，包括步骤：刻蚀形成包括伪栅层、第一掩模层和第二掩模层的初始伪栅结构，并使第一掩模层的材料和第二掩模层的材料不同；对第二掩模层进行改性以得到改性掩模层，使所述改性掩模层和所述第一掩模层在后续的化学机械平坦化工艺中的刻蚀速度基本一致；形成阻挡层和填充层；采用化学机械平坦化工艺去除部分所述填充层、部分所述阻挡层、所述改性掩模层、所述第一掩模层和部分所述伪栅层，以得到若干高度相同的伪栅结构。使得能够克服前程不同初始伪栅结构高度差带来的负载效应，得到更高精度平坦化效果，以得到高度一致的伪栅结构。

技术领域

本发明涉及半导体集成电路工艺技术领域，尤其涉及一种伪栅平坦化方法。

背景技术

随着大规模集成电路几何形状的不断缩小，特别是进入鳍式场效应晶体管(FinField-Effect Transistor，FinFET)工艺后，化学机械研磨(CMP)的局部不均匀性已经成为一个越来越严重而又亟待解决的问题。在FinFET工艺中，伪栅结构的局部平坦化如果达不到要求，在研磨工艺中，有些伪栅结构上表面的氮化硅就不能完全清理干净，在后续工艺中也就无法填入各种功函数金属，从而造成良率损失。伪栅结构局部的高度平坦化不好，也会让不同位置的器件的高度不一致，从而影响器件性能。

不同结构间的伪栅结构局部高度差需要小于10埃，常规的CMP方式由于自身的特性很难满足。业界常用解决方案有借助回刻(etchback，EB)方式配合CMP方式，以达到不同结构的伪栅高度一致的目的。但是该配合方式存在的缺点也很明显，EB方式会导致不同的伪栅结构存在负载效应，不同产品的差异很难消除，工艺过程控制难度大。

因此，有必要提供一种新型的伪栅平坦化方法以解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种伪栅平坦化方法，使得能够克服前程不同初始伪栅结构高度差带来的负载效应，得到更高精度平坦化效果，以得到高度一致的伪栅结构。

为实现上述目的，本发明的所述伪栅平坦化方法，包括步骤：

S1：刻蚀形成若干初始伪栅结构，使所述初始伪栅结构包括依次设置于衬底表面的伪栅层、第一掩模层和第二掩模层，并使所述第一掩模层的材料和所述第二掩模层的材料不同；

S2：对所述第二掩模层进行改性，以得到改性掩模层；

S3：形成覆盖所述衬底的上表面和包覆所述初始伪栅结构的表面的阻挡层后，在所述阻挡层的上表面形成填充层，且使所述填充层覆盖所述阻挡层；

S4：采用化学机械平坦化工艺去除部分所述填充层、部分所述阻挡层、所述改性掩模层、所述第一掩模层和部分所述伪栅层，以得到若干高度相同的伪栅结构。

本发明的所述伪栅平坦化方法的有益效果在于：通过步骤S1：刻蚀形成若干初始伪栅结构，使所述初始伪栅结构包括依次设置于衬底表面的伪栅层、第一掩模层和第二掩模层，并使所述第一掩模层的材料和所述第二掩模层的材料不同，有利于使目标伪栅结构的尺寸更精确。通过步骤S2：对所述第二掩模层进行改性，以得到改性掩模层，使得所述改性掩模层和所述第一掩模层在后续步骤S4的化学机械平坦化工艺中的刻蚀速度基本一致，有利于得到若干高度相同的伪栅结构。通过步骤S3：形成覆盖所述衬底的上表面和包覆所述初始伪栅结构的表面的阻挡层后，在所述阻挡层的上表面形成填充层，且使所述填充层覆盖所述阻挡层，使得所述阻挡层对所述第一掩模层、所述改性掩模层、所述伪栅层、以及所述衬底内设置的其他结构形成保护，避免了其在化学机械平坦化工艺中造成损坏影响。通过步骤S4：采用化学机械平坦化工艺去除部分所述填充层、部分所述阻挡层、所述改性掩模层、所述第一掩模层和部分所述伪栅层，以得到若干高度相同的伪栅结构，使得能够克服前程不同初始伪栅结构高度差带来的负载效应，最终得到高度一致的伪栅结构。