[发明专利]深度计算处理器板卡和深度计算处理器板卡的互联系统

权利要求书

1.一种深度计算处理器板卡，其特征在于，包括：

深度计算处理器，以及与所述深度计算处理器连接的至少第一连接器；

所述深度计算处理器集成有：至少一组高速外设组件互连PCIe接口和杂项信号MISC控制信号管脚；

所述PCIe接口和所述MISC控制信号管脚均与所述第一连接器Con1连接；以使得所述深度计算处理器板卡通过所述第一连接器与外部主板上的中央处理器CPU相连。

2.根据权利要求1所述的深度计算处理器板卡，其特征在于，所述深度计算处理器板卡还包括：闪存FLASH芯片；

所述深度计算处理器集成有串行外设接口SPI接口，用于连接所述FLASH芯片。

3.根据权利要求1所述的深度计算处理器板卡，其特征在于，所述深度计算处理器集成有电源模块，所述电源模块也与所述第一连接器Con1连接，以用于接收外部主板通过所述Con1提供的第一电压。

4.根据权利要求1所述的深度计算处理器板卡，其特征在于，

所述深度计算处理器板卡还包括：电压转换模块VR；

所述电源模块通过所述VR与所述第一连接器连接，以接收外部主板通过所述第一连接器Con1提供的第二预定电压；所述VR用于将所述第二预定电压转换为深度计算处理器的所需电压。

5.根据权利要求1所述的深度计算处理器板卡，其特征在于，

所述深度计算处理器板卡还包括：复杂可编程逻辑器件CPLD；所述CPLD分别与所述Con1和所述电源模块连接；所述电源模块为至少一个。

6.根据权利要求5所述的深度计算处理器板卡，其特征在于，

所述Con1还用于当所述外部主板处于待机状态时，给所述CPLD供电，以使得所述CPLD监控所述深度计算处理器板卡的各个电源模块；当检测到所述外部主板进入开机状态时，所述CPLD控制所述电源模块，以使得所述深度计算处理器的各个所述电源模块，按照深度计算处理器的上电时序要求依次上电。

7.根据权利要求1所述的深度计算处理器板卡，其特征在于，所述深度计算处理器板卡还包括：第二连接器Con2；

所述深度计算处理器集成有至少一组串行器SERDES互联接口；所述至少一组SERDES互联接口与所述第二连接器Con2连接，以使得所述深度计算处理器板卡通过所述第二连接器Con2与其他深度计算处理器板卡互联。

8.根据权利要求7所述的深度计算处理器板卡，其特征在于，所述深度计算处理器板卡包括：多路复用器MUX、振荡器OSC；

所述OSC与所述MUX连接；

所述MUX分别与所述第二连接器、所述深度计算处理器的CLK管脚、所述CPLD连接。

9.根据权利要求8所述的深度计算处理器板卡，其特征在于，

所述MUX用于选择输入的时钟源为所述OSC输出的内部时钟源信号；或者为通过所述Con2输入的外来时钟源信号。

10.根据权利要求8所述的深度计算处理器板卡，其特征在于，所述CPLD还用于与所述MUX连接；

当检测到所述深度计算处理器板卡没有与其他深度计算处理器板卡互联时，所述CPLD将MUX切换为选择输入的时钟源为所述OSC输出的内部时钟源信号；

当检测到所述深度计算处理器板卡与其他深度计算处理器板卡互联时，所述CPLD将MUX切换为选择输入的时钟源为通过所述Con2输入的外来时钟源信号。