[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件的制造方法，其特征在于，包括：

提供一衬底，所述衬底中形成有浅沟槽隔离结构，所述浅沟槽隔离结构的顶面高于所述衬底的顶面，相邻两个所述浅沟槽隔离结构之间的衬底上形成有浮栅层，所述浮栅层的顶面高于所述浅沟槽隔离结构的顶面；

形成至少一个沟槽于所述浅沟槽隔离结构中；

形成栅间介质层于所述浮栅层和所述浅沟槽隔离结构上，所述栅间介质层覆盖所述至少一个沟槽，所述栅间介质层的相对介电常数大于所述浅沟槽隔离结构的相对介电常数；以及，

形成控制栅层于所述栅间介质层上。

2.如权利要求1所述的半导体器件的制造方法，其特征在于，形成至少一个所述沟槽于所述浅沟槽隔离结构中的步骤包括：

形成掩膜层于所述浅沟槽隔离结构上，所述掩膜层具有暴露出所述浅沟槽隔离结构的至少一个开口；

以所述掩膜层为掩膜，对所述开口暴露出的所述浅沟槽隔离结构进行刻蚀，以在所述浅沟槽隔离结构中形成至少一个沟槽；

去除所述掩膜层。

3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述掩膜层的材质为聚合物。

4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述沟槽的底面低于所述浮栅层的底面，或者，所述沟槽的底面与所述浮栅层的底面齐平。

5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述栅间介质层为单层结构；或者，所述栅间介质层为至少两层堆叠的结构，所述栅间介质层中的至少一层结构的相对介电常数大于所述浅沟槽隔离结构的相对介电常数。

6.如权利要求5所述的半导体器件的制造方法，其特征在于，所述至少一层结构的底面与所述浮栅层的底面齐平或者低于所述浮栅层的底面。

7.一种半导体器件，其特征在于，包括：

衬底，所述衬底中形成有浅沟槽隔离结构，所述浅沟槽隔离结构的至少部分顶面高于所述衬底的顶面，相邻两个所述浅沟槽隔离结构之间的衬底上形成有浮栅层，所述浮栅层的顶面高于所述浅沟槽隔离结构的顶面，所述浅沟槽隔离结构中形成有至少一个沟槽；

栅间介质层，形成于所述浮栅层和所述浅沟槽隔离结构上，所述栅间介质层覆盖所述至少一个沟槽，所述栅间介质层的相对介电常数大于所述浅沟槽隔离结构的相对介电常数；

控制栅层，形成于所述栅间介质层上。

8.如权利要求7所述的半导体器件，其特征在于，所述沟槽的底面低于所述浮栅层的底面，或者，所述沟槽的底面与所述浮栅层的底面齐平。

9.如权利要求7所述的半导体器件，其特征在于，所述栅间介质层为单层结构；或者，所述栅间介质层为至少两层堆叠的结构，所述栅间介质层中的至少一层结构的相对介电常数大于所述浅沟槽隔离结构的相对介电常数。

10.如权利要求9所述的半导体器件，其特征在于，所述至少一层结构的底面与所述浮栅层的底面齐平或者低于所述浮栅层的底面。

11.如权利要求7-10任一项所述的半导体器件，其特征在于，所述栅间介质层填满所述沟槽。