[发明专利]气体掺杂物掺杂的深沟槽超级结高压MOSFET

说明书

本发明公开了一种制造方法和一种超级结MOSFET。超级结MOSFET包括在第一导电类型的重掺杂衬底上的第一导电类型的轻掺杂外延层，在外延层中形成深沟槽。所述深沟槽具有在所述深沟槽的表面上形成的具有厚度梯度的绝缘层。靠近深沟槽侧壁的外延层的一个或多个区域掺杂第二导电类型，其中第二导电类型与第一导电类型相反。最后，在外延层中形成MOSFET器件结构。

技术领域

本发明涉及金属-氧化物场效应晶体管(MOSFET)，尤其涉及一种改良型超级结器件及其制备方法。

背景技术

诸如微处理器和存储器器件等集成电路，包括许多金属氧化物半导体场效应晶体管(MOSFET)，其提供基本开关功能，以实现逻辑门、数据存储、功率开关等。功率MOSFET通常是为了需要功率开关和功率放大的应用而开发的。在功率MOSFET中，需要降低器件的导通电阻(Rds-on)并提高其击穿电压(BV)。在晶体管中，大部分击穿电压(BV)由漂移区支撑，漂移区低掺杂以提供更高的击穿电压BV。然而，低掺杂漂移区也会产生高导通电阻(Rds-on)。换句话说，导通电阻(Rds-on)和击穿电压(BV)处于相互权衡关系。实际上，导通电阻(Rds-on)与击穿电压(BV)的2.5倍成正比。也就是说，对于传统晶体管，导通电阻(Rds-on)随着击穿电压(BV)的增加而显著增加。

超级结器件的结构已经被用来提供一种方法来实现低导通电阻(Rds-on)，同时保持高的关断态击穿电压(BV)。超级结器件包括在漂移区平行排列并相互连接的交替p型和n型掺杂柱。交替的p型和n型立柱具有很好的电荷平衡。当在漏极和源极之间施加反向偏置电压时，这些立柱在相对低的电压下彼此耗尽(即水平耗尽)，以便在垂直方向上承受高击穿电压。超级结器件的导通电阻(Rds-on)与击穿电压BV成正比增加，这比传统半导体结构的导通电阻增加幅度小得多。因此，对于相同的高击穿电压(BV)，超结器件的导通电阻(Rds-on)可能显著低于传统MOSFET器件(或者与之相反地，对于给定的导通电阻Rds-on，超级结器件的击穿电压BV可能显著高于传统MOSFET器件)。

以往制造超级结MOSFET器件的方法涉及时间和资源密集型技术。一般来说，目前有两种制造超级结MOSFET的常用技术。第一种技术采用多外延层沉积，在外延层沉积阶段之间，通过光刻掩模离子注入形成P型立柱。第二种技术是在沟槽中进行P型外延生长。

利用P型立柱离子注入多外延层制作超级结MOSFET的技术造价高昂。这项技术需要多个外延层生长阶段、掩蔽阶段和离子注入阶段来创建P型立柱和N型立柱。外延生长阶段和离子注入阶段是耗时的，并且对于每个掩膜都有掩膜中存在的对准误差导致P注入物未对准的危险。具有未对准P立柱的器件被丢弃，从而减少由该工艺产生的器件的数量，并且进一步增加每个器件的成本。因此，多外延层P型立柱工艺对于超级结MOSFET的制造是一个非常耗时和昂贵的过程。

在沟槽中进行P型外延生长的第二种技术会产生具有不良特性的器件，而且成本也很高。这项技术包括在外延层刻蚀一个深而宽的沟槽，然后用P型外延材料填充沟槽。沟槽必须足够宽，以容纳P型材料的填充。因此，使用此技术创建具有窄立柱的器件是不可行的。此外，用于形成立柱的P型外延材料制造成本高且耗时。

发明内容

本发明提出了一种气体掺杂物掺杂的深沟槽超级结高压MOSFET，及其制备方法，可以降低导通电阻R_ds-on，并使得超级结MOSFET制备提更具成本效益和效率。

为了达到上述目的，本发明公开了一种用于制备超级结MOSFET的方法，包括：

a.在一个第一导电类型的重掺杂衬底上制备一个第一导电类型的轻掺杂外延层；

b.在外延层表面上，制备一个硬掩膜；

c.通过硬掩膜，在外延层中刻蚀多个深沟槽；

d.在多个深沟槽的侧壁附近，用第二导电类型的气体掺杂物掺杂外延层区域，其中第二导电类型与第一导电类型相反；