[发明专利]包括多个部分并且用于降低编程干扰的存储器及其编程方法在审
| 申请号： | 202111114137.6 | 申请日： | 2020-02-10 |
| 公开（公告）号： | CN113851169A | 公开（公告）日： | 2021-12-28 |
| 发明（设计）人： | 宋雅丽;赵向南;崔莹 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | G11C16/10 | 分类号： | G11C16/10;G11C16/34 |
| 代理公司： | 北京永新同创知识产权代理有限公司 11376 | 代理人： | 刘健;张殿慧 |
| 地址： | 430074 湖北省武*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 包括 部分 并且 用于 降低 编程 干扰 存储器 及其 方法 | ||
1.一种存储器，所述存储器具有至少包括两个堆栈的结构，包括：
包括从底部到顶部的第k+1字线到第m字线的第一堆栈；
形成于所述第一堆栈以上、并且包括从底部到顶部的第m+1字线到第n字线的第二堆栈，其中，k≤m≤n；以及
控制器，其被配置为：
在使用处于所述第一堆栈中的第x字线执行编程操作时，向所述第k+1字线到第x-2字线施加第一电压，其中，x≥k+3；
在使用处于所述第二堆栈中的第x字线执行编程操作时，向处于所述第一堆栈中的字线施加所述第一电压，并且向所述第m+1字线到第x-2字线施加第二电压，其中，x≥m+3，并且其中，所述第一电压低于所述第二电压。
2.根据权利要求1所述的存储器，还包括：
形成于所述第一堆栈以上的下伪字线；
形成于所述第二堆栈以下的上伪字线；
形成于所述下伪字线和所述上伪字线之间的接头氧化物层。
3.根据权利要求1所述的存储器，还包括：
形成于所述第二堆栈以上、并且包括从底部到顶部的第n+1字线到第q字线的第三堆栈，其中，k≤m≤n≤q；以及
所述控制器还被配置为：
在使用处于所述第三堆栈中的第x字线执行编程操作时，向处于所述第一堆栈中的字线施加所述第一电压，向处于所述第二堆栈中的字线施加所述第二电压，并且向所述第n+1字线到第x-2字线施加第三电压，其中，x≥n+3。
4.根据权利要求3所述的存储器，其中，所述第一电压低于所述第二电压，并且其中，所述第二电压低于所述第三电压。
5.根据权利要求1所述的存储器，其中，所述控制器还被配置为：向第x+2字线到所述第n字线施加第四电压，其中，x≤n-2。
6.一种存储器的编程方法，所述存储器具有至少包括两个堆栈的结构，其中，第一堆栈包括从底部到顶部的第k+1字线到第m字线，第二堆栈包括从底部到顶部的第m+1字线到第n字线，所述第二堆栈形成于所述第一堆栈以上，其中，k≤m≤n，所述编程方法包括：
在使用处于所述第一堆栈中的第x字线执行编程操作时，向所述第k+1字线到第x-2字线施加第一电压，其中，x≥k+3；
在使用处于所述第二堆栈中的第x字线执行编程操作时，向处于所述第一堆栈中的字线施加所述第一电压，并且向所述第m+1字线到第x-2字线施加第二电压，其中，x≥m+3，并且其中，所述第一电压低于所述第二电压。
7.根据权利要求6所述的编程方法，所述存储器还具有：
形成于所述第一堆栈以上的下伪字线；
形成于所述第二堆栈以下的上伪字线；
形成于所述下伪字线和所述上伪字线之间的接头氧化物层。
8.根据权利要求6所述的编程方法，所述存储器还具有：包括从底部到顶部的第n+1字线到第q字线的第三堆栈，所述第三堆栈形成于所述第二堆栈以上，其中，k≤m≤n≤q，并且，所述编程方法还包括：
在使用处于所述第三堆栈中的第x字线执行编程操作时，向处于所述第一堆栈中的字线施加所述第一电压，向处于所述第二堆栈中的字线施加所述第二电压，并且向所述第n+1字线到第x-2字线施加第三电压，其中，x≥n+3。
9.根据权利要求8所述的编程方法，其中，所述第一电压低于所述第二电压，并且其中，所述第二电压低于所述第三电压。
10.根据权利要求6所述的编程方法，还包括：向第x+2字线到所述第n字线施加第四电压，其中，x≤n-2。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111114137.6/1.html，转载请声明来源钻瓜专利网。
