[发明专利]半导体结构的制造方法在审
| 申请号： | 202111068522.1 | 申请日： | 2021-09-13 |
| 公开（公告）号： | CN113948455A | 公开（公告）日： | 2022-01-18 |
| 发明（设计）人： | 吴亮;颜元;张豪;朱文琪 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/265 |
| 代理公司： | 北京派特恩知识产权代理有限公司 11270 | 代理人： | 高洁;张颖玲 |
| 地址： | 430074 湖北省武*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 结构 制造 方法 | ||
1.一种半导体结构的制造方法，其特征在于，包括：
提供基底结构；所述基底结构包含第一开口；
在所述第一开口的侧壁形成第一厚度的第一介质层；所述第一介质层的厚度随着所述第一开口深度的增加而减小；
对所述第一介质层进行离子注入，部分所述第一介质层形成掺杂层；
对所述掺杂层进行刻蚀，去除部分所述掺杂层，得到第二厚度的第一介质层，所述第二厚度小于所述第一厚度；其中，在刻蚀的过程中，刻蚀源对所述掺杂层刻蚀的量随着所述第一开口深度的增加而减小。
2.根据权利要求1所述的方法，其特征在于，所述掺杂层的掺杂浓度随着所述第一开口深度的增加而降低；
所述对所述掺杂层进行刻蚀，包括：
对所述掺杂层进行湿法刻蚀，其中，在湿法刻蚀的过程中，刻蚀源对所述掺杂层的刻蚀速度随着所述掺杂层的掺杂浓度的降低而减小。
3.根据权利要求1所述的方法，其特征在于，所述对所述第一介质层进行离子注入，包括：
利用等离子体掺杂PLAD工艺，对所述第一厚度的第一介质层进行离子注入。
4.根据权利要求3所述的方法，其特征在于，在所述离子注入过程中，使用的掺杂剂的材料包括惰性元素。
5.根据权利要求3所述的方法，其特征在于，在所述离子注入过程中，使用的掺杂能量为100V-1000V。
6.根据权利要求1所述的方法，其特征在于，所述第一厚度与所述第二厚度之比在2:1～3:1范围内。
7.根据权利要求1所述的方法，其特征在于，所述第一介质层的材料包括氧化硅、氮化硅、氧化铝、氮化钛或者多晶硅。
8.根据权利要求1所述的方法，其特征在于，所述在所述第一开口的侧壁形成第一厚度的第一介质层，包括：
利用化学气相沉积法，至少在所述第一开口的侧壁形成第一厚度的第一介质层。
9.根据权利要求1所述的方法，其特征在于，所述提供基底结构，包括：
提供半导体衬底，所述半导体衬底上形成有绝缘层和牺牲层交替层叠设置的堆叠结构；
形成若干贯穿所述堆叠结构的沟道孔；
所述在所述第一开口的侧壁形成第一厚度的第一介质层，包括：
在所述沟道孔的侧壁形成第一厚度的第一介质层。
10.根据权利要求9所述的方法，其特征在于，所述方法还包括：
在所述沟道孔的侧壁形成第一厚度的第一介质层之前，在所述沟道孔的侧壁形成第二介质层；
所述在所述沟道孔的侧壁形成第一厚度的第一介质层，包括：
在所述第二介质层的表面形成具有第一厚度的第一介质层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111068522.1/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
