[发明专利]MCU半导体器件的形成方法

说明书

本发明提供了一种MCU半导体器件的形成方法，包括：在衬底上形成栅氧化层；在闪存区的栅氧化层上形成闪存结构；形成第一多晶硅层；在逻辑区的第一多晶硅层上形成缓冲层；在缓冲层上和第一多晶硅层上形成第二多晶硅层；研磨多晶硅层使得剩余的多晶硅层表面平整；去除缓冲层；部分刻蚀逻辑区的多晶硅层并停止在栅氧化层的表面，逻辑区的剩余的多晶硅层形成逻辑栅，部分刻蚀闪存区的多晶硅层并停止在栅氧化层的表面，闪存区的剩余的多晶硅层形成字线多晶硅。本发明降低了多晶硅层在闪存区和逻辑区的高度，在研磨多晶硅层时，不会由于高度差多大，而损坏闪存区的闪存结构。进一步的，多晶硅层不会存在空洞，提高了MCU半导体器件的质量。

技术领域

本发明涉及半导体技术领域，尤其是涉及一种MCU半导体器件的形成方法。

背景技术

在某些存储器的制造工艺过程中，需要化学机械式平坦化，以便后续光刻工艺能够容易聚焦。由于电路性能的需要，flash array与logic区域的多晶硅层的高度并不一样。这个给CMP（化学机械研磨）带来了很大困难。现有技术中，先做flash array 区域的器件，包括多个间隔闪存栅结构。闪存栅结构高度大约为2500埃，然后再制作逻辑区的逻辑栅和flash array 区域的字线（word line），其中，逻辑栅和闪存栅结构均形成在栅氧化层上，栅氧化层又形成在衬底上。

逻辑栅在栅氧化层上的高度大约为1800埃,因此，形成逻辑栅的多晶硅层的厚度也是大约1800埃，即，在逻辑区的多晶硅层的厚度大约在1800埃。而在flash array 区域的器件高度为2500A，因此形成在flash array 区域的器件上的多晶硅层距离栅氧化层的高度至少为2500埃，所以逻辑区的多晶硅层比flash cell array 区域的多晶硅层的高度低大约700A, 这样，在平坦化的过程中，由于高度差的原因，会造成闪存的损伤或defect产生。

并且，如果在逻辑区直接生长大约1800A 厚度的多晶硅层，则flash array 区域的闪存之间的沟壑无法填满，有缝隙容易造成空洞以及可靠性的问题。如果在逻辑区直接生长非常厚即厚度远远大于1800埃的多晶硅层，例如3000埃，flash array 区域闪存之间的沟壑可以填满，没有空洞。但是，逻辑区无法通过CMP使研磨后的多晶硅层精确控制在1800A附近，如果研磨后的多晶硅层无法控制在1800埃附近，则刻蚀多晶硅层形成的逻辑栅也无法控制在1800埃附近，则器件电学性能会不稳定，产生很大影响。

发明内容

本发明的目的在于提供一种MCU半导体器件的形成方法，可以减少闪存结构的损伤，同时，还可以提高MCU半导体器件的质量。

为了达到上述目的，本发明提供了一种MCU半导体器件的形成方法，包括：

提供衬底，在所述衬底上形成栅氧化层，所述衬底包括逻辑区和闪存区；

在所述闪存区的栅氧化层上形成多个间隔的闪存结构，多个所述闪存结构之间露出所述栅氧化层；

形成第一多晶硅层,所述第一多晶硅层覆盖所述闪存结构和所述闪存结构之间露出的栅氧化层；

在所述逻辑区的第一多晶硅层上形成缓冲层；

在所述缓冲层上和所述第一多晶硅层上形成第二多晶硅层，所述第一多晶硅层和所述第二多晶硅层组成多晶硅层；

平坦化处理所述多晶硅层，平坦化处理后的所述多晶硅层暴露出所述闪存结构的顶部，并且，和所述缓冲层的上表面齐平；

去除所述缓冲层；

部分刻蚀所述逻辑区的多晶硅层并停止在所述栅氧化层的表面，以形成逻辑栅，部分刻蚀所述闪存区的多晶硅层并停止在所述栅氧化层的表面，以形成字线多晶硅。