[发明专利]低压器件及其制作方法

说明书

本发明提供一种低压器件及其制作方法。所述低压器件的制作方法中，首先提供形成有多个隔离结构的半导体基底，隔离结构之间的半导体基底表面覆盖有垫氧化层，然后执行离子注入工艺，在半导体基底中形成多个阱区，多个阱区之间通过多个隔离结构分隔，且隔离结构的下表面低于阱区的下表面，接着去除垫氧化层，并在露出的半导体基底表面形成栅极氧化层，栅极氧化层的厚度在10nm以下。由于多个阱区之间通过多个隔离结构分隔，且隔离结构的下表面低于阱区的下表面，如此可以提高阱区之间的隔离效果，有助于改善低压器件的漏电问题，提高低压器件的可靠性。所述低压器件采用上述低压器件的制作方法制作。

技术领域

本发明涉及半导体技术领域，特别涉及一种低压器件及其制作方法。

背景技术

随着科学技术的快速发展，品类众多的消费电子产品(例如平板或手机等)已经成为我们生活的必需品。消费电子产品中包含的LED驱动芯片（LED driver IC）和指纹识别芯片（Finger Printer Sensior IC，FPS IC)等芯片只需要1.8V以下的低压驱动就能实现其功能。纯低压器件的市场需求正在不断加大。但是，现有的低压器件容易出现漏电的问题，可靠性较差。

发明内容

本发明提供一种低压器件及其制作方法，可以改善低压器件的漏电问题，提高低压器件的可靠性。

为了实现上述目的，本发明一方面提供一种低压器件的制作方法。所述低压器件的制作方法包括：

提供半导体基底，所述半导体基底中形成有多个隔离结构，所述隔离结构之间的半导体基底表面覆盖有垫氧化层；

执行离子注入工艺，在所述半导体基底中形成多个阱区，所述多个阱区之间通过所述多个隔离结构分隔，且所述隔离结构的下表面低于所述阱区的下表面；以及

去除所述垫氧化层，并在露出的所述半导体基底表面形成栅极氧化层，所述栅极氧化层的厚度在10nm以下。

可选的，所述垫氧化层采用炉管湿法生长的工艺形成，所述炉管湿法生长的工艺以携带水蒸气的氧气作为氧化剂。

可选的，在所述半导体基底中形成所述多个隔离结构的方法包括：

在所述半导体基底表面依次形成所述垫氧化层、硬掩模层和图案化的光刻胶层；

以所述图案化的光刻胶层为掩模，刻蚀所述硬掩模层以形成图案化的硬掩模层；

去除所述图案化的光刻胶层，以所述图案化的硬掩模层为掩模刻蚀所述垫氧化层和所述半导体基底并停止在所述半导体基底中，形成多个沟槽；

在所述半导体基底上沉积形成第一隔离介质层，所述第一隔离介质层覆盖所述图案化的硬掩模层和所述多个沟槽的内表面，且所述第一隔离介质层未填满所述多个沟槽；

在所述半导体基底上沉积形成第二隔离介质层，所述第二隔离介质层覆盖所述第一隔离介质层的上表面和填满所述多个沟槽；以及

以所述图案化的硬掩模层作为阻挡层，对所述半导体基底进行平坦化处理，以去除高于所述图案化的硬掩模层上表面的所述第一隔离介质层和所述第二隔离介质层形成所述多个隔离结构，再去除所述图案化的硬掩模层。

可选的，所述第一隔离介质层为利用TEOS沉积形成的氧化硅层；所述第二隔离介质层为采用高密度等离子沉积工艺形成的氧化硅层。

可选的，在形成所述第一隔离介质层后，所述多个沟槽的25%~35%的深度被所述第一隔离介质层填充。

可选的，所述隔离结构的下表面到所述半导体基底的上表面之间的距离为8000埃~9000埃。

可选的，所述多个阱区包括N阱和P阱，相邻的所述N阱和所述P阱分别位于同一个所述隔离结构的两侧。

可选的，采用湿法刻蚀工艺去除所述垫氧化层。

可选的，所述栅极氧化层采用原位水蒸气氧化工艺生成。