[发明专利]低压器件及其制作方法在审

专利信息
申请号: 202110899264.5 申请日: 2021-08-06
公开(公告)号: CN113345834A 公开(公告)日: 2021-09-03
发明(设计)人: 许飞;杨宗凯;曾伟翔;陈信全 申请(专利权)人: 晶芯成(北京)科技有限公司
主分类号: H01L21/762 分类号: H01L21/762;H01L21/28
代理公司: 上海思微知识产权代理事务所(普通合伙) 31237 代理人: 田婷
地址: 100176 北京市大兴区北京经济技术开*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 低压 器件 及其 制作方法
【权利要求书】:

1.一种低压器件的制作方法,其特征在于,包括:

提供半导体基底,所述半导体基底中形成有多个隔离结构,所述隔离结构之间的半导体基底表面覆盖有垫氧化层;

执行离子注入工艺,在所述半导体基底中形成多个阱区,所述多个阱区之间通过所述多个隔离结构分隔,且所述隔离结构的下表面低于所述阱区的下表面;以及

去除所述垫氧化层,并在露出的所述半导体基底表面形成栅极氧化层,所述栅极氧化层的厚度在10nm以下。

2.如权利要求1所述的制作方法,其特征在于,所述垫氧化层采用炉管湿法生长的工艺形成,所述炉管湿法生长的工艺以携带水蒸气的氧气作为氧化剂。

3.如权利要求1所述的制作方法,其特征在于,在所述半导体基底中形成所述多个隔离结构的方法包括:

在所述半导体基底表面依次形成所述垫氧化层、硬掩模层和图案化的光刻胶层;

以所述图案化的光刻胶层为掩模,刻蚀所述硬掩模层以形成图案化的硬掩模层;

去除所述图案化的光刻胶层,以所述图案化的硬掩模层为掩模刻蚀所述垫氧化层和所述半导体基底并停止在所述半导体基底中,形成多个沟槽;

在所述半导体基底上沉积形成第一隔离介质层,所述第一隔离介质层覆盖所述图案化的硬掩模层和所述多个沟槽的内表面,且所述第一隔离介质层未填满所述多个沟槽;

在所述半导体基底上沉积形成第二隔离介质层,所述第二隔离介质层覆盖所述第一隔离介质层的上表面和填满所述多个沟槽;以及

以所述图案化的硬掩模层作为阻挡层,对所述半导体基底进行平坦化处理,以去除高于所述图案化的硬掩模层上表面的所述第一隔离介质层和所述第二隔离介质层形成所述多个隔离结构,再去除所述图案化的硬掩模层。

4.如权利要求3所述的制作方法,其特征在于,所述第一隔离介质层为利用TEOS沉积形成的氧化硅层;所述第二隔离介质层为采用高密度等离子沉积工艺形成的氧化硅层。

5.如权利要求3所述的制作方法,其特征在于,在形成所述第一隔离介质层后,所述多个沟槽的25%~35%的深度被所述第一隔离介质层填充。

6.如权利要求1所述的制作方法,其特征在于,所述隔离结构的下表面到所述半导体基底的上表面之间的距离为8000埃~9000埃。

7.如权利要求1所述的制作方法,其特征在于,所述多个阱区包括N阱和P阱,相邻的所述N阱和所述P阱分别位于同一个所述隔离结构的两侧。

8.如权利要求1所述的制作方法,其特征在于,采用湿法刻蚀工艺去除所述垫氧化层。

9.如权利要求1所述的制作方法,其特征在于,所述栅极氧化层采用原位水蒸气氧化工艺生成。

10.如权利要求1所述的制作方法,其特征在于,所述栅极氧化层的厚度为60埃~70埃。

11.如权利要求1所述的制作方法,其特征在于,所述垫氧化层的厚度为300埃~400埃。

12.一种低压器件,其特征在于,采用如权利要求1至11任意一项所述的低压器件的制作方法制作。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于晶芯成(北京)科技有限公司,未经晶芯成(北京)科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202110899264.5/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top