[发明专利]异构计算硬件能耗和性能优化方法、系统和存储介质

说明书

本发明公开了一种异构计算硬件能耗和性能优化方法、系统和存储介质，通过将异构计算硬件平台当前运行状态与预设的32种运行状态进行匹配，基于强化学习算法分析嵌入式处理系统频率和可编程逻辑计算模块的开启与关闭时间，获得嵌入式处理系统和可编程逻辑最优运行状态，反馈给电源管理工具实现硬件控制。采用本发明方法，可以动态地调整异构平台的资源利用率，从而最大程度地降低功耗。强化学习算法用于分析和优化现场可编程门阵列控制状态功能的资源利用率，作为硬件控制算法，可以精确调节PL功耗，保证任何工作负载下都能满足功耗需求，获得最优的功耗与性能。

技术领域

本发明涉及嵌入式系统, 具体涉及异构计算硬件的能耗和性能优化方法。

背景技术

在嵌入式系统中，优化功耗的常规策略是通过降低处理器的运行速度来降低功耗。高效节能的计算平台需要更高的功耗与性能效率，而不仅仅只是节能。单纯的降低功耗通常会影响性能效率，并且由于性能下降，完成任务需要更多时间。传统的动态电压频率缩放(DVFS)和自适应电压缩放(AVS)技术侧重于ARM硬件的处理系统(PS)和现场可编程门阵列(FPGA)的可编程逻辑(PL)的协同架构，通常依赖于反馈控制。当前，很多异构计算的硬件已经可以执行多个计算密集型操作，这要求更高的性能和功率效率。因此，如何在不影响性能的情况下控制能耗，对于嵌入式系统的有效性能至关重要。

ARM硬件的处理系统(PS)和现场可编程门阵列(FPGA)的可编程逻辑(PL)都有非常独特的架构，使得在不影响整个嵌入式异构计算系统性能的情况下优化功耗成为可能。与PS端不同，PL端允许用户描述他们的体系结构。在FPGA (PL端)正常运行时，总功耗由器件的静态功耗、动态功耗和I/O功耗组成。数字逻辑计算并不消耗大量的静态功率。节能将主要集中在动态能耗上。通过不同的PL工作状态来满足不同的工作负载，可以减少内部电路翻转的功耗，从而实现了动态功耗的节能。

发明内容

为了实现嵌入式异构计算系统动态功耗的节能，本发明具体采用如下技术方案：

一种通过强化学习实现异构计算硬件能耗和性能优化的方法，其特征在于包括如下步骤：

步骤1、获取嵌入式处理系统和可编程逻辑当前运行信息；

步骤2、根据所述当前运行信息，将嵌入式处理系统和可编程逻辑当前运行状态与预设的32种运行状态进行匹配；所述预设的32种运行状态为嵌入式处理系统和可编程逻辑的协同工作状态，包含嵌入式处理系统和可编程逻辑不同运行状态的组合；

步骤3、基于强化学习算法，分析嵌入式处理系统频率和可编程逻辑计算模块的最优开启与关闭时间，获得嵌入式处理系统和可编程逻辑最优运行状态反馈给电源管理系统；

步骤4、电源管理系统对嵌入式处理系统和可编程逻辑进行控制, 匹配最佳的工作负载与功耗。

本发明公开了一种通过强化学习实现异构计算硬件能耗和性能优化的方法，通过将异构计算硬件平台当前运行状态与预设的32种运行状态进行匹配，基于强化学习算法分析嵌入式处理系统频率和可编程逻辑计算模块的开启与关闭时间，获得嵌入式处理系统和可编程逻辑最优运行状态，反馈给电源管理工具实现硬件控制。采用本发明方法，可以动态地调整异构平台的资源利用率，从而最大程度地降低功耗。强化学习算法用于分析和优化现场可编程门阵列控制状态功能的资源利用率，作为硬件控制算法，可以精确调节PL功耗，保证任何工作负载下都能满足功耗需求，获得最优的功耗与性能。

附图说明

图1为本发明实施例1应用的硬件框架结构。

图2为本发明实施例1强化学习算法的主要程序代码。

具体实施方式

下面结合附图及实施例对本发明做进一步说明。

实施例1

本实施例提供一种通过强化学习实现异构计算硬件能耗和性能优化的方法。如图1所示，该方法应用的硬件框架结构主要包括：