[发明专利]一种维持大功率MOS管衬底电位均匀的芯片版图

权利要求书

1.一种维持大功率MOS管衬底电位均匀的芯片版图，其特征在于：

所述芯片版图中包括多排低压功率管、多排背栅管；其中，

所述多排低压功率管与所述多排背栅管之间依次交替设置；

所述多排背栅管中包括一排或多排第一背栅管和一排或多排第二背栅管，且第一背栅管和第二背栅管之间间隔的依次交替设置。

2.根据权利要求1中所述的一种维持大功率MOS管衬底电位均匀的芯片版图，其特征在于：

所述多排低压功率管与所述多排背栅管之间呈固定间隔设置，其间隔为MOS管衬底区域。

3.根据权利要求1中所述的一种维持大功率MOS管衬底电位均匀的芯片版图，其特征在于：

一排所述低压功率管中多晶硅条的数量与一排所述背栅管中多晶硅条的数量相等；

所述多晶硅条的方向与所述多排低压功率管、多排背栅管的宽度方向垂直。

4.根据权利要求1中所述的一种维持大功率MOS管衬底电位均匀的芯片版图，其特征在于：

每一排所述低压功率管或背栅管中包括多个具有相同设定宽度的MOS管，每一MOS管之间呈固定间隔设置，其间隔为MOS管衬底区域；

所述设定宽度基于所述多晶硅条的数量和掺杂有源区的数量确定。

5.根据权利要求4中所述的一种维持大功率MOS管衬底电位均匀的芯片版图，其特征在于：

每一设定宽度的MOS管中包括2或4个数量的多晶硅条。

6.根据权利要求5中所述的一种维持大功率MOS管衬底电位均匀的芯片版图，其特征在于：

多排低压功率管通过所述多层金属线并联组成所述大功率MOS管；

所述一排或多排第一背栅管中的MOS管均并联，所述一排或多排第二背栅管中的MOS管均并联。

7.根据权利要求6中所述的一种维持大功率MOS管衬底电位均匀的芯片版图，其特征在于：

所述多排低压功率管的第一掺杂有源区与所述第一背栅管的漏极、第二背栅管的栅极连接，所述多排低压功率管的第二掺杂有源区与所述第二背栅管的漏极、第一背栅管的栅极连接；

所述第一、第二背栅管的源极、背栅相互连接，并接入所述多排低压功率管的背栅；

所述多排低压功率管的背栅和栅极之间接入齐纳二极管。

8.根据权利要求7中所述的一种维持大功率MOS管衬底电位均匀的芯片版图，其特征在于：

所述依次交替设置的多排低压功率管与所述多排背栅管中，低压功率管中的所有MOS管的第一掺杂有源区均与相邻一排的所述第一背栅管中的所有MOS管的漏极连接；

低压功率管中的所有MOS管的第二掺杂有源区均与相邻一排的所述第二背栅管中的所有MOS管的漏极连接。

9.根据权利要求7中所述的一种维持大功率MOS管衬底电位均匀的芯片版图，其特征在于：

所述依次交替设置的多排低压功率管与所述多排背栅管中，低压功率管中的每一个MOS管的衬底均与所述第一背栅管的源极和衬底、第二背栅管的源极和衬底连接。