[发明专利]一种bonding焊盘镀厚金的制作方法

说明书

本发明提供了一种bonding焊盘镀厚金的制作方法，包括开料、钻孔、沉铜/板镀、VCP电镀、外光成像1、镀镍金、退膜2、印阻焊2、外光成像2、局部镀厚金、退膜/退阻焊、外层蚀刻、印阻焊/字符、后工序。本发明先取用整板图镀镍金后退膜，再采用印光面绿色阻焊方式将不需要镀厚金的焊盘盖住，需要镀厚金的厚金焊盘裸露出来，此时镀厚金位置bonding焊盘与焊盘间通过阻焊桥做保护，镀厚金位置bonding焊盘间距能力可以做到≥3mil。

技术领域

本发明涉及电路板制造领域，特别涉及一种bonding焊盘镀厚金的制作方法。

背景技术

COB工艺(Chip-on-Board)也称为芯片直接贴装技术，是指将裸芯片直接粘贴在印刷电路板上，然后进行引线键合，再用有机胶将芯片和引线包封保护的工艺。COB是最简单的裸芯片贴装技术，同时具有在装载，封装，组装密度，可靠性，体积更小，制作成本低等优点而被青睐。而应用在COB封装上的印刷电路板，bonding焊盘位置成品表面处理必需是镀金，而且一般要镀厚金，才能提供DieBonding的能量所需，形成金鋁或金金的共金。

此类印刷电路板业内制作方式分为三种，其一是整板线路图形镀镍金后局部镀厚金的常规制作流程，其二是局部镀镍金后局部镀厚金的酸性制作流程，其三是局部镀厚金的印选化油制作流程。

a.常规工艺制作：

流程：开料→钻孔→沉铜/板镀→VCP电镀→外光成像1→镀镍金→外光成像2→局部镀厚金→外层蚀刻→后工序

缺点：镀厚金位置bonding焊盘间距能力局限于≥5mil，当间距≤5mil时，局部镀厚金50-80u时会因电金时间过长药水攻击导致掉膜渗镀短路影响印刷电路板外观和功能，无法制作小间距产品。

b.酸性蚀刻工艺制作：

流程：开料→钻孔→沉铜/板镀→VCP电镀→外光成像1→镀镍金→外光成像2→局部镀厚金→退膜1→外光成像→酸性蚀刻→退膜→后工序

局限性：bonding焊盘镀厚金位置间距能力局限于≥5mil，当间距＜5mil时，局部镀厚金50-80u时会因电金时间过长药水攻击导致掉膜渗镀短路影响印刷电路板外观和功能，无法制作小间距产品。

c.印选化油工艺制作：

流程：开料→钻孔→沉铜1/板镀1→VCP电镀→外光成像1→酸性蚀刻→沉铜2/板镀2→印选化油→外光成像2→镀镍金→局部镀厚金→退膜→减铜蚀刻→后工序

局限性：此工艺流程虽然可以制作bonding焊盘镀厚金位置间距≥3mil产品，但只适用于表面处理为“局部镀金+沉金”工艺，当连接bonding焊盘厚金位置的线路成品也需要开窗做表面处理时，无法采用此工艺流程制作。

发明内容

本发明提供了一种bonding焊盘镀厚金的制作方法，以解决至少一个上述技术问题。

为解决上述问题，作为本发明的一个方面，提供了一种bonding焊盘镀厚金的制作方法，包括以下步骤：

步骤1，开料：

通过开料机将覆铜板裁切成设计尺寸；

步骤2，钻孔：

在板上进行钻孔机加工；

步骤3，沉铜1/板镀：

通过前面的除胶渣，将孔内的钻孔钻污去除，使孔内清洁，后通活化在表面与孔内吸附胶体钯，在沉铜缸内发生氧化还原反应，形成铜层；再使用整板电镀的方式将孔铜及面铜加厚5-8um；将孔与外层铜连接；

步骤4，VCP电镀：

使用整板电镀铜的方式将孔铜及覆铜板上的面铜镀够满足客户要求；