[发明专利]一种GaN器件及其制备方法

说明书

本发明实施例公开了一种GaN器件及其制备方法。该GaN器件包括衬底以及依次层叠于所述衬底上的缓冲层、外延层和金属电极层，外延层包括依次层叠于衬底上的GaN沟道层、AlN层和势垒层，金属电极层包括源漏金属层，其中，源漏金属层包括朝向衬底一侧延伸至外延层内的凸起结构，将金属电极层中的源极和漏极都与外延层接触，形成欧姆接触电极的机理，并且在源极和漏极金属电极层设置朝向衬底一侧延伸至外延层内的凸起结构，增大金属电极层与外延层的接触面积，减小欧姆接触电阻，从而降低GaN器件的导通电阻，通过源漏电极区域的刻蚀，实现了低温欧姆接触工艺，提高了GaN器件的整体可靠性。

技术领域

本发明实施例涉及GaN射频器件技术领域，尤其涉及一种GaN器件及其制备方法。

背景技术

氮化镓(GaN)材料具有宽禁带宽度，高击穿电场，高热导率，高电子饱和速率以及更高的抗辐射能力，在高温、高频、抗辐射以及大功率半导体器件中有广泛的应用前景。GaN基高电子迁移率晶体管(HEMT)已广泛应用于微波通讯和电力电子转换等领域。

GaN HEMT器件的导通电阻是影响器件性能的关键指标，如GaN HEMT器件的导通电阻大，在射频器件中体现为输出功率密度降低，在电力电子器件中体现为导通损耗增加从而影响电源转换效率，同时导通电阻大会导致器件发热量大，增加散热成本甚至影响器件可靠性。目前，主要通过优化外延材料的方法降低材料本身的沟道电阻，而目前材料本身的电阻已经达到了250Ω左右，很难再有很大的突破，在一定程度上不能有效地增加金属电极和GaN之间的接触面积，进而不能降低器件的导通电阻，并且制备工艺较为复杂。

发明内容

本发明实施例提供一种GaN器件及其制备方法，可以有效地增加金属电极和GaN之间的接触面积，有效降低器件的欧姆接触电阻，从而降低器件的导通电阻，并且制备工艺简单，实现成本较低。

第一方面，本发明实施例提供了一种GaN器件，该器件包括：

衬底以及依次层叠于所述衬底上的缓冲层、外延层和金属电极层，所述外延层包括依次层叠于所述衬底上的GaN层、AlN层和势垒层，所述金属电极层包括源漏金属层；

其中，所述源漏金属层包括朝向所述衬底一侧延伸至所述外延层内的凸起结构。

可选的，所述凸起结构包括多个第一子凸起。

可选的，所述凸起结构还包括位于所述多个第一子凸起远离所述衬底一侧的第二子凸起，所述第二子凸起与所述多个第一子凸起连接。

可选的，所述第一子凸起的高度小于所述势垒层的厚度。

可选的，所述第一子凸起的高度大于或等于所述势垒层的厚度小于所述势垒层和所述AlN层的厚度之和。

可选的，所述第一子凸起的高度大于或等于所述势垒层和所述AlN层的厚度之和，且小于或等于所述势垒层、所述AlN层和所述GaN层的厚度之和。

可选的，所述第一子凸起垂直于所述第一方向的截面形状为圆形，所述第一方向为所述衬底和所述缓冲层的层叠方向。

可选的，所述源漏金属层包括源极和漏极，所述源极的多个所述第一子凸起排列包括但不限于矩阵、圆形、矩形、Z字形、X形、对角线位于同一直线上的两个正方形或多个错位排列的行结构，所述漏极的多个所述第一子凸起排列包括但不限于矩阵、圆形、矩形、Z字形、X形、对角线位于同一直线上的两个正方形或多个错位排列的行结构。

第二方面，本发明实施例还提供了一种GaN器件，包括：

提供衬底；

在所述衬底上依次形成缓冲层、外延层和金属电极层，所述外延层包括依次层叠于所述衬底上的GaN层、AlN层和势垒层，所述金属电极层包括源漏金属层；