[发明专利]晶片结构及薄膜覆晶封装结构

说明书

提供一种晶片结构，包括半导体基材以及多个凸块。半导体基材具有有源面与设置于有源面的多个焊垫。凸块设置于焊垫上，且多个凸块沿着半导体基材的至少一边缘排列成多排。多个凸块包括多个第一凸块与多个第二凸块。多个第一凸块排列成第一排，多个第二凸块排列成第二排，第二排较第一排远离至少一边缘。第一凸块相对于有源面的高度与第二凸块相对于有源面的高度不相等。另提供一种薄膜覆晶封装结构。

技术领域

本发明涉及一种晶片结构，尤其涉及一种晶片结构及包括其的薄膜覆晶封装结构。

背景技术

随着电子产品功能需求越来越多，晶片的集成电路密集度不断提高，薄膜覆晶封装结构的可挠性线路载板上的引脚数量也跟着增加，为能有效利用布线空间，晶片也开始朝向多排凸块的方式设计。然而，由于接合工具(bonding tool)在工艺中受到高温影响可能产生翘曲(warpage)现象而导致接合平面不处于同一水平高度上的问题，例如形成中央较边缘低的笑脸形状或者边缘较中央低的哭脸形状。如此一来，使用前述接合工具将晶片接合于可挠性线路载板上的线路层时，可能导致等高的多排凸块无法同时接触到线路层而产生接合不良的情况，进而导致电性异常等问题，使得薄膜覆晶封装结构的整体可靠度降低。

发明内容

本发明提供一种晶片结构及薄膜覆晶封装结构，其可以在确保接合良率及接合品质的同时减少电性异常等现象，进而提升薄膜覆晶封装结构的可靠度。

本发明的一种晶片结构，包括半导体基材以及多个凸块。半导体基材具有有源面与设置于有源面的多个焊垫。凸块设置于焊垫上，且多个凸块沿着半导体基材的至少一边缘排列成多排。多个凸块包括多个第一凸块与多个第二凸块。多个第一凸块排列成第一排，多个第二凸块排列成第二排，第二排较第一排远离至少一边缘。第一凸块相对于有源面的高度与第二凸块相对于有源面的高度不相等。

在本发明的一实施例中，上述的多个第一凸块与多个第二凸块在垂直于至少一边缘的方向上对位排列。

在本发明的一实施例中，上述的多个第一凸块与多个第二凸块在垂直于至少一边缘的方向上错位排列。

在本发明的一实施例中，上述的多个第一凸块相对于有源面的高度大于多个第二凸块相对于有源面的高度。

在本发明的一实施例中，上述的多个第一凸块相对于有源面的高度小于多个第二凸块相对于有源面的高度。

在本发明的一实施例中，上述的至少一边缘为半导体基材的长边或半导体基材的短边。

在本发明的一实施例中，上述的至少一边缘为半导体基材的短边。

在本发明的一实施例中，上述的多个凸块为电镀凸块。

本发明的一种薄膜覆晶封装结构，包括可挠性薄膜、线路层以及上述的晶片结构。线路层设置于可挠性薄膜上。晶片结构设置于可挠性薄膜上并以多个凸块电性连接线路层。

在本发明的一实施例中，上述的晶片结构以热压接合方式电性连接线路层。

基于上述，本发明的晶片结构上的多排凸块具有高度不相等的设计，如此一来，薄膜覆晶封装结构中的晶片结构于接合时可以补偿接合工具的接合平面因翘曲所产生的高度差，改善多排凸块无法同时接触到线路层而导致接合不良的情况，以确保接合良率及接合品质，进而可以减少电性异常等现象，提升薄膜覆晶封装结构的可靠度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A是依照本发明一实施例的薄膜覆晶封装结构于内引脚接合工艺时的部分剖面示意图；

图1B是依照本发明一实施例的晶片结构的部分剖面示意图；

图1C是依照本发明一实施例的晶片结构的有源面的俯视示意图；